• 제목/요약/키워드: 어레이 신호 처리

검색결과 83건 처리시간 0.023초

선형 위상 특성을 갖는 적응 마이크로폰 어레이 (An Adaptive Microphone Array with Linear Phase Response)

  • 강홍구;윤대희;차일환
    • 한국음향학회지
    • /
    • 제11권3호
    • /
    • pp.53-60
    • /
    • 1992
  • 원거리 회의나 대강당 등의 회의에서 주변의 간섭 잡음을 제거하고 정해진 발언자의 음성 신호를 얻기 위하여 적응 빔 형성 기법을 이용한 방법이 연구되어 왔다. 음성 신호에 이용되는 적응 빔 기법은 레이더, 소나, 지진파 신호의 경우와는 달리 어느 정도 왜곡이 있더라도 출력 신호가 인간의 청각 특성에 적합해야 한다. Sondhi는 인간의 귀가 음성 신호의 위상에는 민감하지 않다는 성질을 이용하여 음성의 크기에 약한 제한 조건을 갖는 cost 함수를 정의하고, 이를 gradient 탐색 알고리즘을 사용하여 최적화된 필터계수를 구했다. 본 논문에서는 Sondhi가 제안한 빔 형성기의 위상 왜곡에 따른 음절 저하를 극복하기 위해 원하는 신호 방향에 대해서 선형 위상 응답 특성을 갖는 빔 형성기를 제안하였으며, 실제로 시스템을 구현할 경우 효과적으로 이용할 수 있는 샘플 처리 알고리듬을 제안하였다. 제안된 알고리듬의 성능 평가를 위하여 컴퓨터 시뮬레이션을 수행하였다.

  • PDF

다중 자율이동로봇 응용을 위한 스트랩다운형 피동 측위 센서 설계 (Strapdown Passive Localization Sensor Design for Multi-robot Applications)

  • 서의석;정영광;김은총;나원상
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2015년도 제46회 하계학술대회
    • /
    • pp.1381-1382
    • /
    • 2015
  • 본 논문에서는 초음파 수신기 어레이 및 아날로그 신호처리부로 구성된 스트랩다운 측위센서를 이용하여 특정 위치에 장착되어 있는 송신기와 로봇 간 상대위치를 측정할 수 있는 새로운 형태의 자율주행로봇 보조항법 시스템을 제안한다. 이를 이용하여 상태변수 간의 기하학적 상관관계를 활용하여 십자형으로 배열된 다중센서 기반 피동 위치추정 필터 구현에 사용되는 설계변수의 불완전성을 보상하는 방법을 제안한다. 모의실험을 통해 제안한 방법의 유용성을 검증한다.

  • PDF

DSP와 FPGA의 Co-design을 이용한 원격측정용 임베디드 JPEG2000 시스템구현 (A Co-design Method for JPEG2000 Video Compression System in Telemetry using DSP and FPGA)

  • 유제택;현명한;남주훈
    • 한국항공우주학회지
    • /
    • 제39권9호
    • /
    • pp.896-903
    • /
    • 2011
  • 본 논문에서는 차세대 영상 압축 표준으로 주목받고 있는 JPEG2000 알고리즘을 유도탄 원격측정용 영상압축모듈 임베디드 시스템(embedded system)에서 효율적으로 구현하기 위한 DSP와 FPGA co-design 방법을 제안한다. DSP와 함께 FPGA에서 co-processing할 부분은 JPEG2000 알고리즘 가운데서 계산량이 많으면서도 FPGA 상에 구현하기 적합한 알고리즘인 MQ-코더 부분을 소프트웨어 profiling 작업을 거쳐 선정하였고 VHDL 언어를 사용해서 병렬 처리에 적합하도록 설계하였다. 구현한 MQ-코더의 성능을 검증하기 위하여 JBIG2 표준 테스트 벡터 및 실제 영상을 사용하였다. 실험결과 본 논문에서 제안한 MQ-코더는 기존 소프트웨어 코더보다 약 3배 정도의 압축속도를 향상 시켰다.

최대우도 검파에 기반한 파라메트릭 어레이 소나 시스템 (Parametric Array Sonar System Based on Maximum Likelihood Detection)

  • 한정희;이종현;팽동국;배진호;김원호
    • 대한전자공학회논문지TC
    • /
    • 제48권1호
    • /
    • pp.25-31
    • /
    • 2011
  • 소나 시스템은 항해와 해양 탐사, 수중 통신 등에 사용되며 정확성과 신뢰성을 향상시키기 위해 다양한 통계적 신호처리 기법들이 사용되고 있다. 수중에서의 다중 경로 특성은 검파 및 통신을 수행하는데 있어 열악한 환경을 제공한다. 파라메트릭 어레이 트랜스듀서의 고 지향성을 이용하면 다중 경로의 영향이 최소화될 뿐만 아니라, 파라메트릭 배열에 적합한 최적 검파기법을 사용하면 통산 성능이 향상된다. 본 논문에서는 on-off keying 통신 산호 검파를 위해 최대우도법(Maximum likelihood method)을 사용하였으며, LabVIEW 기반으로 파라메트릭 배열 트랜스듀서를 사용한 소나 시스템을 구현하여 시스템의 성능을 검증하였다. 또한, 다양한 트랜스듀서의 특성을 반영할 수 있는 GUI 소프트웨어도 설계 및 구현되어 다양한 소나 시스템의 성능 평가의 용이성을 증가시켰다. 본 논문에서 제안된 시스템은 실험실내에서의 다양한 모의실험이 가능하여 실제 해양 장비의 개발에 소요되는 비용과 시간을 감소시키는데 기여할 것으로 기대된다.

신경회로망을 이용한 폭발성 가스 인식 시스템 (An explosive gas recognition system using neural networks)

  • 반상우;조준기;이민호;이대식;정호용;허증수;이덕동
    • 센서학회지
    • /
    • 제8권6호
    • /
    • pp.461-468
    • /
    • 1999
  • 다중 센서 어레이와 신경회로망을 이용하여 메탄, 프로판, 부탄 등의 폭발성 가스의 종류 및 농도를 실시간으로 분석하고, 인식하여 결과를 실시간으로 출력할 수 있는 가스 인식 시스템을 구현하였다. 정유 공장이나 도시가스 배관 등에 비교적 많이 분포하는 폭발성 가스인 메탄, 프로판, 부탄 등의 가스들을 분류하고, 그 농도를 인식할 수 있는 시스템의 구현을 위해, 우선 9개의 후막형 반도체식 가스 센서로 구성된 가스 센서 어레이로부터 얻어지는 다차원 신호를 Principal Component Analysis(PCA)를 이용하여 그 특성을 분석하였다. 분석 결과를 바탕으로 오차역전파 학습 알고리즘을 갖는 다층 구조 신경회로망을 이용하여 가스 종류 및 농도를 정확하게 인식할 수 있는 가스 인식 시스템을 구현하였으며, 실시간 처리 시스템을 위해 TMS320C31 DSP 보드를 이용하여 가스인식 시스템을 구현하였다.

  • PDF

음식물 신선도 모니터링을 위한 풀 패시브 UHF 스마트 센서 태그 (A fully UHF-powered smart sensor tag in food freshness monitoring)

  • 람빈민;정완영
    • 융합신호처리학회논문지
    • /
    • 제19권3호
    • /
    • pp.89-96
    • /
    • 2018
  • 본 연구는 915MHz의 UHF (Ultra High Frequency) 대역에서 RF 에너지 하베스팅 기술을 이용하는 풀 패시브 스마트 센서태그 개발을 목표로 한다. 다양한 방사 조건에서 전력수집을 최적화하기 위해, 최대전력점추적(MPPT: maximum power point tracking)을 활용하는 효율적인 에너지 하베스팅 모듈이 사용된다. 특히 제안하는 태그는 에너지 획득과 데이터 전송 능력 향상을 위해 두개의 직교 안테나를 사용한다. 실험 결과 개발된 스마트 센서태그는 4m 거리에서 DC 3.6V 출력을 위해 0.19mW 정도의 낮은 입력 RF 전력을 획득 할 수 있음을 보인다. 더욱이 제안하는 스마트 센서태그는 저전력 센서어레이로 2m 거리에서 무전원 식품 신선도 모니터링을 완벽하게 실현가능하다.

스마트 안테나 시스템을 위한 일반화된 ON-OFF방식의 새로운 적응 빔형성 알고리즘 (A NEW ADAPTIVE BEAM-FORMING ALGORITHM BASED ON GENERALIZED ON-OFF METHOD FOR SMART ANTENNA SYSTEM)

  • 이정자;안성수;최승원
    • 한국통신학회논문지
    • /
    • 제28권10C호
    • /
    • pp.984-994
    • /
    • 2003
  • 본 논문은 안테나 어레이를 이용한 블라인드 방법을 관간으로 하는 최적의 웨이트 벡터 계산방법을 제시한다. 본 논문에서 사용되는 적응알고리즘은 수신신호의SINR(Signal to Interference plus Noise Ratio)을 최대화하는 웨이트 벡터를 구하는 일반화된 온-오프 알고리즘(Generalized On-Off algorithm)이다. 제안된 알고리즘은 선형화된 일차의 계산량, O(6N+8), 으로 작동되어 범용 DSP를 이용하여 웨이트 벡터 계산을 실시간으로 처리 할 수 있음을 확인하였다. 또한 다양한 성능분석을 통해 본 논문에서 제안한 알고리즘은 각분산(angular spread)이 많을 때와 처리이득(processing gain)이 낮은 열악한 신호 환경하에서는 일반화되지 않은 기존의 알고리즘의 경우보다 약 3배까지 용량증대 효과를 제공한다는 것을 확인하였다. 제안 알고리즘을 IS2000 1X 이동통신시스템과 위성추적시스템에 응용한 결과, 통신용량측면과 통신품질측면 모두에서 우수한 성능을 확인하였다.

DSP 기반 위성 모뎀의 설계 및 구현 (Design and Implementation of DSP-based Satellite Modem Unit)

  • Cho, Yong-Hoon;Ahn, Jae-Young;Kim, Won-Ho
    • 대한전자공학회논문지TE
    • /
    • 제37권5호
    • /
    • pp.93-102
    • /
    • 2000
  • 본 논문은 DAMA-SCPC 위성통신 시스템의 디지털 모뎀의 기능 및 성능 규격들을 제시하고, 제시한 규격을 만족하는 위성모뎀의 구조 설계 및 구현에 대하여 기술한다. 다양하면서 융통성이 요구되는 위성모뎀의 규격들을 만족시키기 위하여 디지털 신호 처리기(DSP)와 프로그래머블 게이트 어레이(FPGA)를 기반으로 하여 설계 및 구현되었다. 구현된 위성모뎀은 DAMA-SCPC 위성통신 시스템에 통합하여 수행한 시험에서 안정된 동작과 제시된 기능 및 성능 규격을 모두 만족함을 검증하였다. 연속모드(at Eb/No=4.7, FEC=3/4) 에서 측정된 BER은 약 1×10E-4의 성능을 보여 주었다.

  • PDF

$CF(2^m)$상의 LSD 우선 곱셈을 위한 새로운 시스톨릭 어레이 (A New Systolic Array for LSD-first Multiplication in $CF(2^m)$)

  • 김창훈;남인길
    • 한국통신학회논문지
    • /
    • 제33권4C호
    • /
    • pp.342-349
    • /
    • 2008
  • 본 논문에서는 암호 응용을 위한 $CF(2^m)$상의 새로운 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 연속적인 입력 데이터에 대해 ${\lceil}m/D{\rceil}$ 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.

GF(2m)상의 MSD 우선 알고리즘 기반 디지트-시리얼 곱셈기 (A Digit Serial Multiplier Over GF(2m)Based on the MSD-first Algorithm)

  • 김창훈;김순철
    • 정보처리학회논문지A
    • /
    • 제15A권3호
    • /
    • pp.161-166
    • /
    • 2008
  • 본 논문에서는 유한체 GF($2^m$)상의 다항식 기저를 이용한 디지트 시리얼 시스톨릭 곱셈기를 제안한다. 제안된 곱셈기는 MSD(Most Significant Digit) 우선 곱셈 알고리즘에 기반하며, 연속적인 입력 데이터에 대해 "m/D" 클럭 사이클마다 곱셈 결과를 출력한다. 여기서 D는 선택된 디지트 크기이다. 기존에 제안된 구조들은 선형의존성 때문에 디지트 크기 D가 증가하면 최대 처리기 지연시간 역시 선형으로 증가하지만 제안된 곱셈기는 이진트리 형태의 내부 구조를 가지기 때문에 D에 대해 로그단위로 증가한다. 따라서 제안된 구조는 기존에 제안된 디지트 시리얼 시스톨릭 곱셈기에 비해 계산지연시간을 상당히 감소시킨다. 뿐만 아니라 제안된 곱셈기는 높은 규칙성, 모듈성, 단방향 신호 흐름의 특성을 가지기 때문에 VLSI 구현에 매우 적합하다.