• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.143-143
• /
• 1999

Co/Ti 다층 박막을 제조하기 위해 직류원 마그네트론 스퍼터링 시스템을 이용하여 (100)실리콘 단결정 기판위에 Co와 Ti층을 각각 2/2, 5/5, 10/10 nm 정도의 두께로 조절하여 세가지 조성의 Co/Ti 다층 박막을 제조하였다. 이러한 Co/Ti 다층 박막의 후속 열처리는 Ar 가스분위기 하에서 Tube furnace를 이용하여 20$0^{\circ}C$와 30$0^{\circ}C$, 40$0^{\circ}C$의 온도에서 진행하였다. 증착초기에서부터 후속 열처리 공정을 진행하는 동안, Co/Ti 다층 박막에서의 계면반응을 미세 구조 변화 및 전기, 자기적 특성변화와 연관지어 관찰하였다. Co/Ti 다층 박막의 결정 구조와 미세 구조 변화를 관찰하기 위해 각각 X-선 회절기와 투과 전자 현미경을 사용하였고, 다층 박막의 전기적, 자기적 특성 변화를 관찰하기 위해 각각 4점 탐침기, 진동 시료형 자속계를 이용하였다. Co/Ti 다층 박막을 20$0^{\circ}C$의 저온에서 열처리를 한 경우에는 증착 초기의 계면반응에 의해 형성된 비정질 층이 성장하였고, 30$0^{\circ}C$와 40$0^{\circ}C$의 고온에서 열처리를 하는 경우에는 비정질 측의 성장보다는 새로운 화합물 CoTi 결정상이 형성되면서 비정질상은 오히려 감소하였다. 즉, Co/Ti 다층 박막의 계면 반응은 결정질 Co와 Ti을 계면 반응물로 소모시키면서 비정질 층을 성장시키는 비정질화 반응이 활발히 일어났다. 특히, 소모된 계면 반응물로 소모시키면서 비정질 층을 성장시키는 비정질화 반응일 활발히 일어났다. 특히, 계면 반응물로 소모시키면서 비정질 층을 성장시키는 비정질화 반응일 활발히 일어났다. 특히, 소모된 계면 반응물 Co와 Ti 중에서 Ti의 소모속도가 더 빠르게 관찰되었다. 이로부터 Ti 이 증착초기에서 저온 열처리 과정동안 Co/Ti 다층 박막의 계면에서 일어나는 비정질화 반응의 주 확산자로 작용했다는 것을 알 수 있다. 한편, 30$0^{\circ}C$와 40$0^{\circ}C$의 고온에서 열처리한 Co/Ti 다층 박막의 계면 반응은, 비정질 반응에 의한 비정질층의 형성보다는 새로운 화합물 결정질 CoTi상을 형성시키는 결정화 반응이 우세했다. Co/Ti 다층 박막의 전기적 저항은, 열처리에 의한 비정질 층의 생성 및 성장으로 인해 증가하였고 새로운 저저항 CoTi 결정상의 형성으로 인해 감소하는 것을 알 수 있었다. 또한 Co/Ti 다층 박막의 포화 자화값은, 열처리에 의한 계면에서의 비정질화 반응과 CoTi 결정화 반응으로 인해 강자성체인 Co 결정상이 감소됨에 따라 감소하는 경향을 나타냈다.

• Korean Journal of Materials Research
• /
• v.1 no.2
• /
• pp.99-104
• /
• 1991

Trantalum thin films have been prepared by DC sputtering onto As, P, and $BF_2$-implanted ($5{\times}10^15cm^-2$) poly-silicon. The heat treatments by rapid thermal annealing(RTA) have been applied to these samples for the formation of silicides. We have studied the application possibility of Ta-silicide as gate electrode and bit line. The silicide formation and the dopant diffusion after the heat treatment were investigated by various methods, such as four-point probe, X-ray, SEM cross sectional views, ${\alpha}$-step, and SIMS, The tantalum disilicide($TaSi_2$) are formed in the temperature above $800^{\circ}C$, and grown in colummar structure. $TaSi_2$ has a good surface roughness, having range from $80{\AA}\;to\;120{\AA}$, and implanted dopants are incoporated into the $TaSi_2$ layer during the RTA temperature.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.241.2-241.2
• /
• 2013

최근, 비정질 산화물 반도체 thin film transistor (TFT)는 수소화된 비정질 실리콘 TFT와 비교하여 높은 이동도와 큰 on/off 전류비, 낮은 구동 전압을 가짐으로써 빠른 속도가 요구되는 차세대 투명 디스플레이의 TFT로 많은 연구가 진행되고 있다. 한편, 기존의 MOSFET 제작 시 우수한 박막을 얻기 위해서는 $500^{\circ}C$ 이상의 높은 열처리 온도가 필수적이며 이는 유리 기판과 플라스틱 기판에 적용하는 것이 적합하지 않고 높은 온도에서 수 시간 동안 열처리를 수행해야 하므로 공정 시간 및 비용이 증가하게 된다는 단점이 있다. 따라서, 본 연구에서는 RF sputter를 이용하여 증착된 비정질 InGaZnO pesudo MOSFET 소자를 제작하였으며, thermal 열처리와 microwave 열처리 방식에 따른 전기적 특성을 비교 및 분석하고 각 열처리 방식의 열처리 온도 및 조건을 최적화하였다. P-type bulk silicon 위에 산화막이 100 nm 형성된 기판에 RF 스퍼터링을 이용하여 InGaZnO 분말을 각각 1:1:2mol% 조성비로 혼합하여 소결한 타겟을 사용하여 70 nm 두께의 InGaZnO를 증착하였다. 연속해서 Photolithography 공정과 BOE(30:1) 습식 식각 과정을 이용해 활성화 영역을 형성하여 소자를 제작하였다. 제작 된 소자는 pseudo MOSFET 구조이며, 프로브 탐침을 증착 된 채널층 표면에 직접 접촉시켜 소스와 드레인 역할을 대체하여 동작시킬 수 있어 전기적 특성을 간단하고 간략화된 공정과정으로 분석할 수 있는 장점이 있다. 열처리 조건으로는 thermal 열처리의 경우, furnace를 이용하여 각각 $300^{\circ}C$, $400^{\circ}C$, $500^{\circ}C$, $600^{\circ}C$에서 30분 동안 N2 가스 분위기에서 열처리를 실시하였고, microwave 열처리는 microwave를 이용하여 각각 400 W, 600 W, 800 W, 1000 W로 20분 동안 실시하였다. 그 결과, furnace를 이용하여 열처리한 소자와 비교하여 microwave 를 통해 열처리한 소자에서 subthreshold swing (SS), threshold voltage (Vth), mobility 등이 개선되는 것을 확인하였다. 따라서, microwave 열처리 공정은 향후 저온 공정을 요구하는 MOSFET 제작 시의 훌륭한 대안으로 사용 될 것으로 기대된다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.7 no.6
• /
• pp.1056-1063
• /
• 2006

Thermal evaporated 10 nm-Ni/l nm-Ir/(or polycrystalline)p-Si(100) and 10 nm-$Ni_{50}Co_{50}$/(or polycrystalline)p-Si(100) films were thermally annealed using rapid thermal annealing fur 40 sec at $300{\sim}1200^{\circ}C$. The annealed bilayer structure developed into Ni(Ir or Co)Si and resulting changes in sheet resistance, microstructure, phase and composition were investigated using a four-point probe, a scanning electron microscopy, a field ion beam, an X-ray diffractometer and an Auger electron spectroscope. The final thickness of Ir- and Co-inserted nickel silicides on single crystal silicon was approximately 20$\sim$40 nm and maintained its sheet resistance below 20 $\Omega$/sq. after the silicidation annealing at $1000^{\circ}C$. The ones on polysilicon had thickness of 20$\sim$55 nm and remained low resistance up to $850^{\circ}C$. A possible reason fur the improved thermal stability of the silicides formed on single crystal silicon substrate is the role of Ir and Co in preventing $NiSi_2$ transformation. Ir and Co also improved thermal stability of silicides formed on polysilicon substrate, but this enhancement was lessened due to the formation of high resistant phases and also a result of silicon mixing during high temperature diffusion. Ir-inserted nickel silicides showed surface roughness below 3 nm, which is appropriate for nano process. In conclusion, the proposed Ir- and Co- inserted nickel silicides may be superior over the conventional nickel monosilicides due to improved thermal stability.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.11 no.2
• /
• pp.409-413
• /
• 2010

We fabricated 10 nm-thick cobalt silicide($CoSi_2$) as a buffer layer on a p-type Si(100) substrate to investigate the possibility of GaN epitaxial growth on $CoSi_2/Si(100)$ substrates. We deposited 500 nm-GaN on the cobalt silicide buffer layer at low temperature with a PA-MBE (plasma assisted-molecular beam epitaxy) after the $CoSi_2/Si$ substrates were cleaned by HF solution. An optical microscopy, AFM, TEM, and HR-XRD (high resolution X-ray diffractometer) were employed to determine the GaN epitaxy. For the GaN samples without HF cleaning, they showed no GaN epitaxial growth. For the GaN samples with HF cleaning, they showed $4\;{\mu}m$-thick GaN epitaxial growth due to surface etching of the silicide layers. Through XRD $\omega$-scan of GaN <0002> direction, we confirmed the cyrstallinity of GaN epitaxy is $2.7^{\circ}$ which is comparable with that of sapphire substrate. Our result implied that $CoSi_2/Si(100)$ substrate would be a good buffer and substrate for GaN epitaxial growth.