• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.184-184
• /
• 1999

반도체소자의 고집적, 미세화에 따라 MOSFET 소자에서의 고농도, 미세접합이 요구되고 있다. 이러한 고농도, 미세접합을 형성하기 위하여 기존의 저에너지 이온주입법을 대체 또는 병행할 목적으로 플라즈마 이온주입방법이 활발히 연구되고 있다. 본 연구에서는 플라즈마 이온주입방법을 이용하여 (100) 실리콘 기판에 보론을 주입후 열처리하여 형성된 p+층의 도펀트의 활성화와 이온주입으로 인한 실리콘 기판의 손상을 고찰하였다. 본 실험에서 (100)실리콘 기판에 도핑할 소스 가스로 BF3을 주입하고, D.C. pulse 플라즈마 도핑시스템을 사용하여 플라즈마 내의 보론이온을 웨이퍼 홀더에 -1~-5kV의 인가된 음전압에 의해 가속시키어 실리콘 웨이퍼에 주입하였다. 주입에너지 -1kV, -3kV, -5kV와 1$\times$1015, 3$\times$1515의 dose로 주입된 실리콘 기판을 급속가열방식(RTP)을 사용하여 $600^{\circ}C$~110$0^{\circ}C$의 온도구간에서 10초와 30초로 열처리하여 도펀트의 활성화와 미세접합을 형성한 후 SIMS, four-point probe, Hall 측정, 그리고 FT-IR을 이용하여 플라즈마 이온주입된 도펀트의 거동과 활성화율을 관찰하였고 FT-IR과 TEM의 분석을 통하여 이온주입으로 인한 실리콘 기판의 손상을 고찰하였다. SIMS, four-point probe, Hall 측정, 그리고 FT-IR의 분석으로 열처리 온도의 증가에 따라 도펀트의 활성화율이 증가하였고, 이온주입 에너지와 dose 그리고 열처리 시간의 증가에 따라서 주입된 도펀트의 활성화는 증가하였다. 그리고 주입에너지와 dose 그리고 열처리 시간의 증가에 따라서 주입된 도펀트의 활성화는 증가하였다. 그리고 주입에너지와 dose를 증가시키면 접합깊이가 증가함을 관찰하였다. 이온주입으로 인한 기판손상의 분석을 광학적 방법인 FT-IR과 미세구조를 분석할 수 있는 TEM을 이용하여 분석하였다. 이온주입으로 인한 dislocation이나 EOR(End Of Range)과 같은 extended defect가 없었고, 이온주입으로 인한 비정질층도 없는 p+층을 얻을수 있었다.

• Korean Journal of Materials Research
• /
• v.4 no.6
• /
• pp.644-650
• /
• 1994

The submicron powders of high-purity silicon have been produced by Electrohydrodynamic Atomization. Field-emission scanning transmission electron microscopy(STEM) is used to determine the microstructure and solidification phase. .Then it is found that the droplets less than 60nm diameter are solidified as the amorphous phase. A useful and accessible characterization of atomic arrangements in amorphous solids can be given in terms of a radial distribution function. According to experimental determinations of the radial distribution function for amorphous silicon, its similarity to the crystalline structure at small radial distances indicates that the basic tetrahedral arrangement found in the diamond cubic structure of silicon must be maintained in the amorphous structure.

• Korean Journal of Materials Research
• /
• v.4 no.7
• /
• pp.750-758
• /
• 1994

The purpose of present study is to find out the formation mechanism of hemi-spherical grained(HSG) polysilicon film. Silicon film was deposited using LPCVD. Polycrystalline silicon film was deposited at $575^{\circ}C$ contained crystalline HSG in the amorphous matrix phase. The crystalline HSG can be categorized into two grains : lower grains and upper grains. Lower grains are located at interface between silicon dioxide and silicon film, and upper grains are located at surface. The growth orientations of HSG were identified as (311) or (111) directions for lower grains and perferentially (110) direction for upper grains. This difference of growth orientations seems to be caused by the difference of formation mechanisms. That is, lower grain is formed by soild phase crystallization, on the other hand, upper grain is formed by surface diffusion of silicon atoms. It was thus, proposed that the formation of practical HSG polysilicon film is mainly controlled by surface diffusion of silicon atoms.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.150-150
• /
• 2004

현재의 핫 엠보싱 기술은 나노/마이크로 패턴의 복제 기술로 다방면에서 연구되어지고 있다. 기존에 알려진 핫 엠보싱 기술은 하드 몰드를 사용하여 열과 압력을 가해서 PR 패턴 제작이나 나노/마이크로 구조물을 제작하였다. 그러나 이러한 하드 몰드의 사용은 3차원 구조물을 구현할 수 없다는 단점이 있다. 이에 본 연구에서는 하드 몰드 대신 소프트 몰드를 사용하여 3차원 미세 구조물을 구현해 보고자 한다.(중략)

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1997.10a
• /
• pp.87-87
• /
• 1997

• Journal of Sensor Science and Technology
• /
• v.9 no.3
• /
• pp.233-241
• /
• 2000

This paper presents comparative results of various commonly used anti-stiction methods for polysilicon surface micromachining using identical test structures. Four different types of cantilevers - single cantilevers, cantilevers with dimples, cantilevers with anti-stiction tip, cantilevers with plate - with different widths and lengths were employed as test structures. The detachment length of cantilevers was examined depending on the anti-stiction methods and test structure types. After sacrificial layer was removed, evaporation and sublimation drying methods were used in the drying step when takes place the stiction between structure and substrate. Various final rinsing liquids such as methanol, IPA, and DI water were employed to compare anti-stiction results depending on surface tension and rinsing temperature. For sublimation drying method, methanol was used as an intermediate rinsing liquid. Also, the influence of a stress gradient of the polysilicon was investigated by performing the identical anti-stiction experiments on identical test structures with a stress gradient. In conclusion, sublimation drying method showed superior results to various evaporation drying methods and hence it is considered the best method for releasing polysilicon microstructure in polysilicon surface micromachining.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2000.02a
• /
• pp.75-75
• /
• 2000

플라즈마 화학증착법(Plasma Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 양질의 Si3N4 금속-유전막-금속(Metal-Insulator-Metal, MIM) 커페시터를 구현하였다. Fig.1에 나타낸 바와 같이 p형 실리콘 웨이퍼의 열 산화막 위에 1%의 실리콘을 함유하는 알루미늄을 스퍼터링으로 증착하여 전극을 형성하고 두 전극사이에 Si3N4 박막을 증착하여 MIM구조의 박막 커패시터를 제조하였다. Si3N4 유전막은 150Watt의 RF 출력하에서 반응 가스 N2/SiH4/NH3를 각각 300/10/80 sccm로 흘려주어 전체 압력을 1Torr로 유지하면서 40$0^{\circ}C$에서 플라즈마 화학증착법을 이용하여 증착하였으며, Al과 Si3N4 층의 계면에는 Ti과 TiN을 스퍼터링으로 증착하여 확산 장벽으로 이용하였다. 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 커패시턴스 및 바이어스 전압에 따른 누설 전류의 변화는 LCR 미터를 이용하여 측정하였고 각 시편의 유전 특성의 차이점을 미세구조 측면에서 이해하기 이해 극판과 유전막의 단면 미세구조를 투과전자현미경(Transmission Electron Microscope, TEM)을 이용하여 분석하였다. 유전체인 Si3N4 와 전극인 Al의 계면반응을 억제시키기 위해 TiN을 확산 장벽으로 사용한 결과 MIM커패시터의 전극과 유전체 사이의 계면에서는 어떠한 hillock이나 석출물도 관찰되지 않았다. Fig.2와 같은 커패시턴스의 전류-전압 특성분석으로부터 양질의 MIM커패시터 특성을 f보이는 Si3N4 의 최소 두께는 500 이며, 그 두께 미만에서는 대부분의 커패시터가 전기적으로 단락되어 웨이퍼 수율이 낮아진다는 사실을 알 수 있었다. TEM을 이용한 단면 미세구조 관찰을 통해 Si3N4 층의 두께가 500 미만인 커패시터의 경우에 TiN과 Si3N4 의 계면에서 형성되는 슬릿형 공동(slit-like void)에 의해 커패시터의 유전특성이 파괴된다는 사실을 알게 되었으며, 이러한 슬릿형 공동은 제조 공정 중 재료에 따른 열팽창 계수와 탄성 계수 등의 차이에 의해 형성된 잔류응력 상태가 유전막을 기준으로 압축응력에서 인장 응력으로 바뀌는 분포에 기인하였다는 사실을 확인하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2011.05a
• /
• pp.126.1-126.1
• /
• 2011

박막형 태양전지의 효율 향상을 위하여 광확산 패턴이 형성된 기판을 제작하고 이를 이용하여 비정질 실리콘 박막 태양전지를 제작하였다. 나노 임프린트 방법을 사용하여 제작된 광확산 패턴은 불규칙한 마이크로-나노 크기의 미세구조를 가지고 있어 빛의 확산투과 비율을 향상시켜주는 역할을 하였다. 제작된 광확산 기판위에 TCO물질을 증착하고, PECVD법을 사용하여 비정질 실리콘 p-i-n 접합 구조를 형성하였다. 제작된 태양전지 소자를 1.5 AM의 조건에서 I-V 특성을 분석하였으며, 비교군으로 사용된 일본 Asahi 사의 U-type glass에 비해 높은 Jsc 값을 나타내었다. 또한 외부양자효율을 측정함으로써 광확산 패턴에 의한 양자효율 변화를 확인 할 수 있었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2009.05a
• /
• pp.208-210
• /
• 2009

5성분계 Ti-Al-Si-C-N 코팅막은 하이브리드 코팅 시스템을 사용하여 실리콘 (Si) 웨이퍼와 SUS 304 기판위에 합성되었다. 본 연구에서는 Si 첨가에 의해 Ti-Al-Si-C-N 코팅막의 미세구조와 기계적 특성의 변화를 체계적으로 조사하였다. Si 함량이 증가됨에 따라 Ti-Al-Si-C-N 코팅막의 미세구조는 주상정에서 나노복합체를 가지는 미세구조로 변화하였다. 나노복합체의 고유한 특성에 의하여 미소경도는 약 56GPa로 증가하였고, Si가 증가함에 따라 평균 마찰계수도 크게 줄어들었다.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.9 no.1
• /
• pp.16-22
• /
• 2008

We fabricated thermally-evaporated 10 nm-Ni/30 nm and 70 nm Poly-Si/200 nm-$SiO_2/Si$ structures to investigate the thermal stability of nickel silicides formed by rapid thermal annealing(RTA) of the temperature of $300{\sim}1100^{\circ}C$ for 40 seconds. We employed for a four-point tester, field emission scanning electron microscope(FE-SEM), transmission electron microscope(TEM), high resolution X-ray diffraction(HRIXRD), and scanning probe microscope(SPM) in order to examine the sheet resistance, in-plane microstructure, cross-sectional microstructure evolution, phase transformation, and surface roughness, respectively. The silicide on 30 nm polysilicon substrate was stable at temperature up to $900^{\circ}C$, while the one on 70 nm substrate showed the conventional $NiSi_2$ transformation temperature of $700^{\circ}C$. The HRXRD result also supported the existence of NiSi-phase up to $900^{\circ}C$ for the Ni silicide on the 30 nm polysilicon substrate. FE-SEM and TEM confirmed that 40 nm thick uniform silicide layer and island-like agglomerated silicide phase of $1{\mu}m$ pitch without residual polysilicon were formed on 30 nm polysilicon substrate at $700^{\circ}C\;and\;1000^{\circ}C$, respectively. All silicides were nonuniform and formed on top of the residual polysilicon for 70 nm polysilicon substrates. Through SPM analysis, we confirmed the surface roughness was below 17 nm, which implied the advantage on FUSI gate of CMOS process. Our results imply that we may tune the thermal stability of nickel monosilicide by reducing the height of polysilicon gate.