• 융합신호처리학회논문지
• /
• 제11권2호
• /
• pp.177-182
• /
• 2010

시스템수준 설계방법론에서 널리 사용하고 있는 설계흐름도는 시스템명세, 시스템수준의 하드웨어/소프트웨어 분할, 하드웨어/소프트웨어 통합설계, 가상 또는 물리적 프로토타입을 이용한 통합검증, 시스템통합으로 구성된다. 시스템의 하드웨어 구성요소를 개발하는 과정에서 이전까지는 디자인단계가 많은 시간 및 노력을 요구하는 단계였지만, 현재에는 설계한 디자인의 기능적 검증단계가 중요 요소로 간주되고 있다. 본 논문에서는 시스템수준 설계언어인 SystemC 기반의 테스트벤치 구조를 이용하여 Verilog HDL로 설계된 하드웨어 구성요소의 올바른 동작여부를 판별하는 기능검증시스템을 설계하였다. 설계된 기능검증시스템에서 SystemC 모듈의 멤버 변수와 Verilog 모듈의 와이어 및 레지스터 변수간의 데이터 전달은 본 논문에서 정의되는 SystemC 사용자 정의 통신채널을 통하여 이루어진다. 제안된 기능검증시스템을 UART에 적용하여 올바른 동작여부를 판별하였다. 본 논문의 기능검증시스템 설계에 사용된 SystemC는 C++기반의 하드웨어 모델링용 클래스 라이브러리를 제공하므로 RT 수준보다 높은 추상화수준에서 소프트웨어와 하드웨어 또는 이 둘을 결합한 시스템수준의 모델링을 단일 언어와 환경에서 설계할 수 있는 이점이 있다. 또한 기능검증시스템 설계에 작성된 SystemC 모듈 코드들은 부분적인 코드 수정 후 다른 하드웨어 구성요소의 기능을 검증하는데 재사용할 수 있는 이점이 있다.

• 한국컴퓨터정보학회논문지
• /
• 제18권4호
• /
• pp.131-140
• /
• 2013

본 논문은 분산 스토리지 시스템과 같이 디스크를 내장하고 있는 다수의 컴퓨터 노드로 구성되어 있는 스토리지 시스템에서 개개의 디스크 스펙 변화에 따른 전체 성능을 분석하고자 할 때 잘 알려져 있는 블록 I/O 수준의 디스크 시뮬레이터인 DiskSim과 시스템수준의 시뮬레이터와의 연동을 위한 인터페이스의 설계 및 구현에 관한 기법을 제안하였다. 본 연구에서 시스템수준 시뮬레이션 엔진으로는 계층적이고 모듈러한 모델링 기법을 지원하는 DEVS 형식론을 지원하는 범용 이산사건시스템 시뮬레이션 엔진인 DEVSim++을 목표로 하였고 이식성을 위해 DiskSim과 DEVSim++ 시뮬레이션 엔진의 내부는 수정하지 않는 것을 가정하였다. 이를 만족하기 위해 I/O 수준의 DiskSim 시뮬레이터와 시스템 수준의 DEVSim++ 기반 시뮬레이터 사이의 연동 인터페이스 구조를 제안하였다. 이 구조에서는 여러 인스턴스의 DiskSim을 관리하는 DiskSimManager의 개념을 도입하여 I/O 수준 시뮬레이션과 시스템 수준 시뮬레이션 간의 시간과 사건(데이터) 동기화를 담당하도록 설계하였고, 시스템 수준의 DEVS 모델에서 간편하게DiskSim을 접근할 수있도록 감싸는 DEVS wrapper 모델을 제안하였다. 벤치마크 실험결과 설계 구현된 연동 인터페이스를 사용한 시뮬레이션 결과는 DiskSim만의 단독 시뮬레이션 결과와 정확히 일치함을 확인함으로써 설계 구현된 연동 인터페이스가 목적에 맞게 잘 동작함을 입증하였다.

• 융합보안논문지
• /
• 제2권2호
• /
• pp.77-88
• /
• 2002

이동에이전트 시스템은 이동에이전트 영역을 지원하기 위한 내부 구조이다. 본 논문에서는 이러한 내부 구조를 설계하면서 만나는 주요 요구사항을 분석하고 설명하고자 한다. 일반적인 이동에이전트 시스템을 설명한 후, 이동에이전트 시스템 설계의 요구사항을 시스템 수준과 프로그래밍 언어 수준으로 구분하여 설명하고자 한다. 이동에이전트의 실행환경 개발에서 주로 요구되는 에이전트의 이동성과 보안성의 제공 등이 시스템 수준의 요구사항이다. 주로 라이브러리 수준에서의 이동에이전트의 프로그래밍을 위해 제공되는 에이전트 프로그래밍 모델과 특징들과 같은 것이 프로그래밍 언어 수준의 요구사항이다. 본 논문에서는 이와 같은 시스템 및 프로그래밍 언어 수준의 요구사항을 명확히 하고 개발자들이 이러한 요구사항을 만족시키기 위한 방법들을 설명하며, 특히 이동에이전트의 보안을 위한 요구사항들에 대하여 분석하고자 한다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2002년도 추계학술발표논문집
• /
• pp.152-154
• /
• 2002

중소기업이 업무 통합 시스템인 ERP패키지를 구입하여 이를 자사에 커스터마이징하는 비용은 과도하다. 본 논문에서는 스프레드시트 수준에서 처리하고 있는 중소기업의 업무를 통합하여 신속, 원활하게 수행할 수 있는 ERP수준의 전산시스템을 웹에 기반하여 설계하고 구현한다. 먼저, 각종 업무에서 사용되는 스프레드시트를 분석하여 통합 데이터베이스를 설계/구축하고, 구축된 데이터베이스와 연동을 갖는 업무 관리프로그램을 설계/구현한다. 개발된 시스템은 각 업무간에 완벽한 통합성을 제공하고, 인터넷상에서 사용 할 수 있는 장점을 제공한다.

• 한국디지털정책학회:학술대회논문집
• /
• 한국디지털정책학회 2006년도 춘계학술대회
• /
• pp.363-375
• /
• 2006

본 연구에서는 청소년들을 대상으로 정의적 특성으로 분류해 온 도덕성의 성격과 발달 수준을 찾아 이를 기초하여 학생들의 자기 이해를 돕고 정의적 성숙을 가져올 수 있게 하는 자기 평가식 도덕성검사를 Kohlberg의 도덕성 발달 수준을 기반으로 한 온라인 도덕성 검사 시스템을 설계 및 구현하는 방법을 연구하였다. 구현된 시스템을 이용하여 학생들 스스로 자신의 도덕성을 진단하고 평가하여 자기중심성으로 부터 벗어나 협동과 상호존중의 관계를 지향할 수 있는 학생이 되도록 하는 것이 이 연구의 주요한 목적이다. 본 연구에서 설계하고 구현한 도덕성검사 시스템이 성공적으로 적용된다면 검사와 검사의 결과에 대한 진로안내가 한 시스템 내에서 이루어지기 때문에 학생들의 진로지도에 대한 효율적인 성과를 가져올 수 있을 것이며, 또한 쉽고 빠른 검사로 인해 지필검사를 통해 실시하는 것보다 훨씬 경제적인 효과를 올릴 수 있을 것이다.

• 대한기계학회논문집A
• /
• 제34권6호
• /
• pp.743-749
• /
• 2010

본 논문은 시스템 신뢰성 향상을 위한 확률적 접근을 이용한 부하경감설계방법을 제안한다. 제안하는 설계방법은 부품 수준이 아닌 시스템 수준에서 온도와 전류와 같은 스트레스의 경감 수준을 선정하는 것이다. 직렬 시스템의 신뢰도 모델을 이용하여, 스트레스와 시간의 함수로 주어진 부품들의 신뢰도값들을 이용하여 시스템 신뢰도를 평가한다. 기존의 부하경감설계에서는 고려되지 않았지만, 본 연구에서는 환경 및 동작 조건에서 시스템이 받게 되는 스트레스의 변량을 고려하였다. 시스템 신뢰도 향상을 위한 최적화 문제를 정의하고, FORM을 적용하여 해를 구함으로써 최적의 부하경감설계를 수행하였다. 전기 시스템에 대한 설계를 통하여 제안한 설계방법에 대한 자세한 설명과 응용가능성을 제시하였다.

• 전자통신동향분석
• /
• 제12권5호통권47호
• /
• pp.95-106
• /
• 1997

집적회로 설계에서 소비 전력은 집적도가 증가함에 따라서 중요한 설계 사양으로 전력 소비를 낮추기 위한 저전력 설계 기술에 대한 연구가 많이 진행되고 있다. 저전력 설계 기술은 소비 전력에 대한 정확한 예측 기술과 예측된 결과를 이용한 최적화 기술로 나뉘어 진다. 이들 기술은 논리 수준에서 많은 연구가 진행되었으며 현재, 효과적인 예측과 최적화가 가능한 행위 및 아키텍처 수준의 상위 수준에서 저전력 설계에 대한 연구가 진행되고 있다. 저전력 설계를 위한 최적화 기술, CAD 환경, 그리고 툴에 대하여 살펴보고 상위수준합성 시스템인 HYPER에 대하여 간략하게 소개한다

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2007년도 가을 학술발표논문집 Vol.34 No.2 (B)
• /
• pp.232-237
• /
• 2007

컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. 이러한 오류는 개발자가 알고리즘 수준에서는 드러나지 않는 복잡하고 아키텍처 의존적인 하드웨어-소프트웨어 동기화 메커니즘의 개발과 같은 시스템 구현의 구체화 과정을 모두 떠안고 있기 때문에 발생하는 것이다. 이 논문에서는, 이러한 문제를 극복하기 위하여, 알고리즘을 데이터 플로우로 모델링하면 이로부터 합성 가능한 하드웨어 플랫폼과 동기화 로직, 그리고 동기화를 위한 드라이버 소프트웨어 일제를 자동 생성하는 설계 과정을 제시하고자 한다. 제시된 설계 과정은 자체 개발한 통합 설계 도구 상에 구현되었으며, 이를 통해서 개발된 H.263 디코더 예제를 상용의 RTL 통합 시뮬레이션 도구인 Seamless CVE와, SoC 프로토타이핑 환경인 Altera Excalibur 시스템 상에서 테스트하여 그 완성도를 검증하였다.

• 조명전기설비학회논문지
• /
• 제22권12호
• /
• pp.115-121
• /
• 2008

현재 추진되고 있는 무선통신을 기반으로 하는 열차제어시스템 개발 프로젝트에서는 상호운영성 및 상호교환성을 고려하는 하부시스템의 개발을 목표로 하고 있다. 이 프로젝트는 상위 시스템 수준의 설계보다는 주로 하부시스템의 설계에 집중되어 있다. 시스템에 대한 시험평가는 시스템 사양에 대한 만족 여부를 확인하는 것이며, 이에 따라 시스템 수준으로 통합된 시스템 사양서가 필요하다. 본 연구에서는 시스템 사양서가 마련되지 않은 하부시스템의 설계단계에서 최상위 시스템 수준의 시험평가에 대한 방안을 제시하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.100-102
• /
• 2003

멀티미디어 데이터 처리나 암호화 알고리즘과 같은 계산양이 많고 빠른 시간 안에 처리되어야하는 어플리케이션들을 처리하기 위하여 재구성 가능한 논리소자와 내장형 마이크로 프로세서등이 하나의 칩에 통합된 재구성 가능한 SoC가 폭넓게 활용되고 있다. 이러한 컴퓨팅 환경의 시장적응성을 높이기위해서는 프로토타입을 제작하기 전에 설계변수에 따른 성능수치를 이미 예측하여 최소의 비용으로 시스템의 수행 시간 및 자원제약사향을 만족할 수 있는 구조를 찾아내는 것이 필수적이다. 본 논문에서는 Y-chart 설계 방법의 기본 개념을 재구성 가능한 SoC에 적용가능하도록 확장하여, 시스템 수준의 설계공간 탐색 도구를 개발하였다. 구현된 설계 공간 탐색을 통한 시뮬레이션 결과는 시스템 설계자들에게 실제 포로토타입을 구축하지 않고 최적의 설계변수를 결정할 수 있게 하여 설계시간과 설계비용을 현저하게 줄여줄 것으로 기대된다.