• Title/Summary/Keyword: 시뮬레이터 모듈

Search Result 231, Processing Time 0.029 seconds

Analysis of Comparison Test and Measurement Error Factor for I - V Performance of Photovoltaic Module (PV모듈 발전성능 비교시험과 계측편차 요인 분석)

  • Kang, Gi-Hwan;Kim, Kyung-Soo;Yu, Gwon-Jong;Ahn, Hyung-Keun;Han, Deuk-Young
    • Journal of the Korean Solar Energy Society
    • /
    • v.29 no.2
    • /
    • pp.70-75
    • /
    • 2009
  • In this experiment, we did sampling 6 kinds of photovoltaic modules and analyzed the discrepancy of measurement results between l laboratory and 4 PV makers to have performance repeatability at Standard Test Condition(STC) condition. From the KIER's results, Korea's standard test laboratory, other laboratory showed -10% measurement variation. The causes came from correction of reference cell, test condition and the state of skill. Form the comparison test, we analyzed the problems. But three PV maker reduced measurement variation, other one PV maker and one test laboratory didn't improve the problems of correction of reference cell, test condition and the state of skill. Also, High Efficiency Module had a big discrepancy of -10.0$\sim$-6.2% among 3 laboratories which have a less than 10msec light pulse duration time. This made low spectrum response speed so the Fill Factor decreased maximum output power under 10msec light pulse duration time

Study on Implementation of a Digital Radio Frequency Memory (디지털 고주파 메모리 구현에 관한 연구)

  • You, Byung-Sek;Kim, Young-Kil
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2010.05a
    • /
    • pp.507-511
    • /
    • 2010
  • Digital Radio Frequency Memory (below, DRFM) performs RF signal data store, delay and re-transmission. DRFM is wildly used as core module of Jammer, EW simulator, Target Echo Generator etc. This paper suggests a hardware design of DRFM which is composed RF section(RF Input/Output Module, Local Oscillator Module) and Digital section(ADC module, memory, DAC module), and confirm the validity of the propose by the test result.

  • PDF

3D techniques of for flood simulation (3차원 홍수 시뮬레이션 기법)

  • Hwang, Eui-Ho;Lee, Eul-Rae
    • Proceedings of the Korea Water Resources Association Conference
    • /
    • 2012.05a
    • /
    • pp.980-980
    • /
    • 2012
  • 기존 홍수시각화 기법은 홍수위 분석 결과를 지형자료 기초로 단순히 침수위를 표현하는 방식으로 홍수 분석결과를 시각적으로 표출하는 일차원적 기법으로 홍수상황 대응을 위한 의사결정을 지원하기에는 다소 부족한 실정이다. 이를 개선하기 위해서는 정밀지형 자료를 근간으로 하도내에서 유체의 흐름 특성을 사실적으로 시뮬레이션 할 수 있는 기술 개발이 필요하다. 홍수 시뮬레이션 기술은 고성능 컴퓨터를 활용하여 실좌표계를 기반으로 정밀 하천지형, 하도구성, 홍수시 유체흐름 표현 등에 필요한 데이터 필터링 및 융합처리, 하상생성 기법, 지형자료의 변환 및 가공 등의 처리 가능한 기법을 적용한다. 본 연구에서는 침수영향에 대해 정밀지형을 근간으로 홍수 시뮬레이션을 통해 의사결정을 지원할 수 있는 기반을 제공하고자 하였으며, 홍수시뮬레이터에는 하상지형 처리 및 생성 모듈, 홍수 시뮬레이션 모듈 등으로 구성된다. 또한, 하천 상황의 3차원 표현을 위한 지형 및 시뮬레이션 처리 기법 개발으로 랜더링 처리 기법, 유체 표현 기법을 개발하였다. 이에 따라, 본 연구에서 개발 적용된 홍수 시각화 기법은 홍수분석 결과에 대해 유체의 흐름, 유량, 유량의 전파 속도 등 유체 역학적인 흐름 특성을 사실적으로 표현하는 기법이다. 본 연구의 성과물 도출을 통해 물관리시스템에 반영하여 홍수관리에 활용할 수 있을 것으로 기대된다.

  • PDF

UAS Automatic Control Parameter Tuning System using Machine Learning Module (기계학습 알고리즘을 이용한 UAS 제어계수 실시간 자동 조정 시스템)

  • Moon, Mi-Sun;Song, Kang;Song, Dong-Ho
    • Journal of Advanced Navigation Technology
    • /
    • v.14 no.6
    • /
    • pp.874-881
    • /
    • 2010
  • A automatic flight control system(AFCS) of UAS needs to control its flight path along target path exactly as adjusts flight coefficient itself depending on static or dynamic changes of airplane's features such as type, size or weight. In this paper, we propose system which tunes control gain autonomously depending on change of airplane's feature in flight as adding MLM(Machine Learning Module) on AFCS. MLM is designed with Linear Regression algorithm and Reinforcement Learning and it includes EvM(Evaluation Module) which evaluates learned control gain from MLM and verified system. This system is tested on beaver FDC simulator and we present its analysed result.

Development of Circuit Emulator Solution using Raspberry Pi System (라즈베리파이 시스템을 이용한 회로 에뮬레이터 솔루션 개발)

  • Nah, Bang-hyun;Lee, Young-woon;Kim, Byung-gyu
    • Journal of Digital Contents Society
    • /
    • v.18 no.3
    • /
    • pp.607-612
    • /
    • 2017
  • The use of RaspberryPi in building an embedded system may be difficult for users in understanding the circuit and the hardware cost. This paper proposes a solution that can test the systems virtually. The solution consists of three elements; (i) editor, (ii) interpreter and (iii) simulator and provides nine full modules and also allows the users to configure/run/test their own circuits like real environment. The task of abstraction for modules through the actual circuit test was carried out on the basis of the data sheet and the specification provided by the manufacturer. If we can improve the level of quality of our solution, it can be useful in terms of cost reduction and easy learning. To achieve this end, the electrical physics engine, the level of interpreter that can be ported to the actual board, and a generalization of the simulation logic are required.

다중프로세서 컴퓨터시스템을 위한 버스중재 프로토콜의 성능 분석 및 비교

  • 김병량
    • Proceedings of the Korea Society for Simulation Conference
    • /
    • 1992.10a
    • /
    • pp.2-2
    • /
    • 1992
  • 최근 여러 분야에서 컴퓨터의 용도가 확산되고 더 높은 computing power에 대한 요구가 증가함에 따라, 컴퓨터의 성능을 향상시키기 위하여 프로세서의 고속화와 함께 시스템 구조의 개선을 위한 많은 연구가 진행되고 있다. 한 시스템내에 여러 개의 CPU들이 존재하는 다중프로세서 시스템(multiprocessor system) 구조를 가진 슈퍼미니급 중형 컴퓨터들은 상호연결망으로서 버스(bus) 방식을 많이 채택하고 있다. 버스 구조는 하드웨어가 간단하여 구현이 용이하지만, 여러 개의 시스템 지원들(프로세서들, 기억장치 모듈들 및 입출력 모듈들)이 버스를 공유하기 때문에 경합으로 인한 지연 시간이 발생하게 된다. 이러한 지연 시간으로 인한 성능 저하를 개선하는 방법으로는 버스 수의 증가와 최적 통제 프로토콜의 설계가 있다. 본 연구에서는 여러 개의 버스를 가진 다중프로세서 시스템에서 4가지 대표적인 버스 중재 프로토콜들에 대해 성능을 분석, 비교하여 최적 프로토콜을 제시하고자 한다. 이러한 대규모 하드웨어에 의하여 구현되는 시스템에서 주요 설계 요소들에 따른 시스템 성능 분석과 비교는 설계 단계에서 필수적인 과정이다. 그러나 하드웨어를 만들어서 분석하는 방법은 시간과 비용이 많이 소요되기 때문에 소프트웨어 시뮬레이션 방법이 널리 사용되고 있다. 본 연구팀에서는 시뮬레이션 전용언어인 SLAM II를 이용하여 다중프로세서 시스템의 시뮬레이터를 개발하고, 버스중재 프로토콜(bus arbitration protocol)을 용이하게 변경할 수 있도록 하여 각각의 성능을 비교하였다. 이 연구에서 비교된 프로토콜들은 고정-우선순위 방식(fixed-priority scheme), FIFO(first-in first-out) 방식, 라운드-로빈 방식(round-robin scheme), 및 회전-우선순위 방식(rotating-priority scheme) 등이다. 실험은 시스템의 주요 요소들인 프로세서와 기억장치 모듈 및 버스의 수들을 변경시킴으로써 다양한 시스템 환경에 대한 분석을 시도하였다. 작업 부하가 되는 기하장치 액세스 요구간 시간가격(inter-memory access request time interval)은 필요에 따라서 고정값 또는 확률 분포함수를 사용하였다. 특히, 실행될 프로그램의 특성에 따라 각 프로토콜의 성능이 다르게 나타날 수 있음을 검증하였으며, 기억장치의 지역성(memory locality)에 대한 프로토콜들의 성능도 비교하였다.

  • PDF

Performance of Energy Efficient Optical Ethernet Systems with a Dynamic Lane Control Scheme (동적 레인 제어방식을 적용한 에너지 절감형 광 이더넷 시스템의 성능분석)

  • Seo, Insoo;Yang, Choong-Reol;Yoon, Chongho
    • Journal of the Institute of Electronics and Information Engineers
    • /
    • v.49 no.11
    • /
    • pp.24-35
    • /
    • 2012
  • In this paper, we propose a dynamic lane control scheme with a traffic predictor module and a rate controller for reconciling with commercial optical PHY modules in energy efficient optical Ethernet systems. The commercial high speed optical Ethernet system capable of 40/100Gbps employs 4 or 10 multiple optical transceivers over WDM or multiple optical links. Each of the transceivers is always turned on even if the link is idle. To save energy, we propose the dynamic lane control scheme. It allows that several links may be entirely turned off in a low traffic load and frames are handled on the remaining active links. To preserve the byte order even if the number of active links may be changed, we propose a rate controller to be sat on the reconciliation sublayer. The main role of the controller is to insert null byte streams into the xGMII of inactive lanes. For the PHY module, the null input streams corresponding to inactive lanes will be disregarded on inactive PMDs. It is very handy to implement the rate controller module with MAC in FPGA without any modification of commercial PHYs. It is very crucial to determine the number of active links based on the fluctuated traffic load, we provide a simple traffic predictor based on both the current transmission buffer size and the past one with different weighting factors for adapting to the traffic load fluctuation. Using the OMNET++ simulation framework, we provide several performance results in terms of the energy consumption.

A Development of Simulation System based on Scenario for Evaluation of e-Navigation MSP (e-Navigation MSP 평가를 위한 시나리오 기반 시뮬레이션 시스템 개발)

  • Shin, Il-Sik;Hwang, Hun-Gyu;Lee, Jang-Se;Yu, Yung-Ho
    • Journal of Advanced Marine Engineering and Technology
    • /
    • v.39 no.1
    • /
    • pp.86-93
    • /
    • 2015
  • Recently, the development of Maritime Service Portfolios (MSPs) for the safe navigation of ship has been discussed internationally. For the successful service of the MSPs, first of all, studies for the standardization about the structure and data structure of MSPs should be preceded. Also, it is necessary to evaluate and assess whether the services are effective for safe navigation, and provided data and portrayal methods are proper. However, because great dangers will be accompanied when untested MSPs about their effectiveness and safety are applied in real ship navigation, it is necessary that effectiveness and safety of the MSPs should be proven under various navigational conditions and environments by simulation. In this paper, we propose a 3D navigation simulation system using desktop PC environment, which is proper for evaluating the effectiveness of MSPs. The system consists of three modules which are simulation scenario editor, 3D visualization of navigational environment and 2D navigational equipment. The scenario editor module provides an environment setting for simulation, such as properties, routes and positions of vessels and aids to navigations. It also provides functions to create a scenario for the simulation to operate. Additionally, the 3D visualization module provides 3D navigational environment which shows interplay between geographical and navigational environment based on the created scenario. The 2D navigational equipment module provides visualization functions of various navigational equipment, shows the interaction between ship's navigational equipment and ship's environment. The simulation scenario, in which various kinds of ships are routing in the port, is created by the developed simulation system, and experimented whether this developed system is appropriate to evaluate and assess the MSPs developed by the International Maritime Organization.

Performance Analysis of PC Cluster-based CC-NUMA System using Execution-driven Simulation (실행주도 시뮬레이션에 의한 PC 클러스터 기반 CC-NUMA 시스템 성능분석)

  • Ha, Chi-Jeong;Jeong, Sang-Hwa;O, Su-Cheol
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.28 no.4
    • /
    • pp.188-195
    • /
    • 2001
  • 본 논문에서는 PC 클러스터 기반 CC-NUMA 시스템을 제안하고, 시뮬레이션을 통하여 성능을 분석하였다. PC 클러스터 기반 CC-NUMA 시스템은 PC의 PCI slot에 CC-NUMA 카드를 장착함으로써 구현되며 공유메모리, 네트워크 캐쉬, 네트워크 제어 모듈을 포함한다. CC-NUMA 시스템은 PCI 버스상에 존재하는 메모리를 공유대상으로 하며, 공유메모리와 네트워크 캐쉬사이의 일관성은 IEEE SCI 표준에 의해 유지된다. CC-NUMA 시스템을 시뮬레이션 하기 위해 실행주도 시뮬레이터인 Limes를 수정하여 사용하였으며, 캐쉬 일관성 유지 알고리즘으로 SCI의 typical set을 구현하였다. 또한 기존 시스템과의 비교를 위해서 네트워크 캐쉬를 활용하지 않는 Dolphin사의 PCI-SCI 카드에 기반한 NUMA 시스템을 시뮬레이션 하였다. CC-NUMA 시스템의 성능을 측정하기 위하여 다양한 실험을 수행하였으며, 실험결과 CC-NUMA 시스템이 NUMA 시스템에 비해서 성능향상이 우수함을 알 수 있었다. 또한, CC-NUMA 시스템이 최적의 성능을 발휘하는 파라미터의 값을 도출하였으며, 이를 CC-NUMA 시스템의 실제 구현에 반영하였다.

  • PDF

Development of an Under-Voltage Relay Algorithm Module for a Network Based Protective Relay Simulator (네트워크 기반 보호계전기 시뮬레이터용 저전압 계전 알고리즘 모듈 구현)

  • Kim, Cheol-Hun;Min, Seung-Ki;Choi, Dong-Sung;Kang, Sang-Hee
    • Proceedings of the KIEE Conference
    • /
    • 2011.07a
    • /
    • pp.370-371
    • /
    • 2011
  • This paper proposed an under-voltage relay algorithm module for a network based protective relay simulator. The simulation system is based on the client-server paradigm. The relaying simulator which consists of server-side relay models and user interface provides network-based simulation environment for a variety of protective relaying algorithms. The performance of the relay algorithm was verified by comparing the results of under-voltage relay algorithm in the simulator with the results of the C language implementation.

  • PDF