• Proceedings of the KIEE Conference
• /
• 2008.10c
• /
• pp.158-160
• /
• 2008

본 논문에서는 일사량과 온도 및 실부하 패턴이 고려된 3kW급 계통 연계형 태양광 발전시스템의 플랫폼을 제시하였다. 가정의 실제 전력 사용패턴 분석을 위해 하루의 일사량과 온도가 고려된 PV 시뮬레이터와 24시간 실부하의 사용패턴을 이용하여 부하모델링을 수행하였다. 또한 제안된 PV 시뮬레이터와 부하모델링을 적용하여 계절별, 시간별 태양광 발전 전력과 실부하의 전력사용량을 비교 분석 하였으며 시뮬레이션을 통해 타당성을 검증하였다.

• Proceedings of the Acoustical Society of Korea Conference
• /
• 1995.06a
• /
• pp.179-183
• /
• 1995

DTW를 사용한 텍스트종속 화자확인의 성능향상에 관한 것으로, 화자인식의 근본적인 난점인 화자 정보 추출의 어려움, 사칭자의 거부, 시간 변화에 따른 인식률 저하 등을 해결하고자 하였다. 먼저 기존의 DTW 방식을 유지하면서 DTW의 단점이라 할 수 있는 과다한 계산량과 발성 습관과 시간 변화에 따른 음성왜곡을 개선하기 위하여 기준 패턴에 통계적 의미를 도입한 대표 평균치 패턴을 사용하였다. 가중 켑스트럼은 화자별로 유용한 켑스트럼 차수를 구하여, 그 차수에 가중치를 두는 것으로 본 실험에서는 F-ratio를 사용하여 구하였다. 실험결과 대표 평균치 패턴과 F-ratio를 사용할 경우 인식률이 각각 약 3~4% 향상되었다.

• Journal of Intelligence and Information Systems
• /
• v.3 no.2
• /
• pp.57-70
• /
• 1997

주식 시장을 예측하는 문제는 금융 분야에서 중요한 관심이 되어왔다. 주식 시세는 시장 환경의 변화에 따라 급격한 변화를 갖는다. 따라서 주식 투자로부터 이윤을 창출하기 위해서 주식을 사고 파는 시점을 결정하는 문제는 중요하다. 본 연구에서는 주시 매매 타이밍을 예측하기 위해서 캔들스틱 차트(Candlesticks chart)분석을 이용한 전문가 시스템(Expert System)으로서 '차트 해석기 (Chart Interpreter)'를 설계, 개발하였다. 주식 가격의 변동을 예고하는 패턴들을 정의하고 그 패턴들의 의미에 따라 매미결정을 첨가한 규칙을 생성하였다. 정의된 패턴들은 의미에 따라 크게 하락형, 상승형, 중립형, 추세지속형, 추세 전환형으로 분류된다. 정의된 패턴과 지식베이스의 유용성을 검증하기 위해서 수행된 1992년부터 1997년에 걸친 과거 한국 주식 시장 실거래 투자 데이터에 대한 실험결과는 평균 투자 성공률이 약 72%로서 주식시장에서 투자자들의 투자를 돕는데 우수한 지표로서 사용될 수 있음을 보였다. 또한, 개발된 지식베이스는 특정 연도나 특정 분야에 따라 예측력이 크게 변하지 않은 시간 독립적이고 분야 독립적인 특성을 가짐으로 분야나 시간에 구애받지 않고 사용할 수 있다는 장점을 갖는다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.04a
• /
• pp.661-663
• /
• 2001

EJB 표준 서버측 컴퍼넌트 표준 모델로서 객체지향 분산 애플리케이션의 개발 및 분산 배치를 위한 컴포넌트 아키텍처이다. EJB로 시스템을 구축시 프로그램의 개발을 쉽게 하고 단순화시키며 보안성, 영속성, 동시성, 트랜잭션 무결성, 보안 등의 처리를 자동으로 해주는 이점을 가진다. 또한 EJB 컴포넌트화 설계를 위해 디자인 패턴을 이용하면 설계 범위를 확장할 수 있고, 설계의 재사용성 효과를 높여주며, 설계 시간의 단축 및 의사소통에 대한 시간을 효과적으로 줄일 수 있다. 본 논문에서는 기존 시스템에서 데이터베이스 접근을 캡슐화하는데 이용하는 DAO의 트랜잭션 로직의 복잡성과 불필요한 DAO 생성 및 시스템 과부하의 문제점을 해결하고자 Integrated DAO 패턴을 제안한다. Integrated DAO 패턴은 컨테이너 관리 트랜잭션을 통해 트랜잭션 조작에 관한 복잡성을 줄여주기 때문에 시스템의 과부하 감소와 시스템 성능 향상에 효과가 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10a
• /
• pp.649-651
• /
• 2004

본 논문은 메모리 집적도의 증가로 인해 많이 발생하는 이웃 패턴 감응 고장에 대한 효율적인 테스팅 방법을 제안하고 있다. 기존의 테스팅 방법에서는 비트 단위의 순차적인 셀 어레이 접근으로 인해 결함 검출율과 테스팅 시간에 있어서 문제를 가지고 있다. 이러한 문제들을 본 논문에서는 이웃 패턴 감응 고장을 효율적으로 검출 할 수 있는 타일 방식으로 셀 어레이를 구분하여 이웃 셀의 영역을 제한한다 그리고 기본 셀과 이웃 셀에 필요한 패턴을 병렬로 입출력시킬 수 있는 병렬 접근 디코더와 검출기를 설계함으로써 전체 테스팅 시간을 줄이고 결함 검출율을 높일 수 있는 방법을 제안한다.

• Annual Conference of KIPS
• /
• 2004.05a
• /
• pp.597-600
• /
• 2004

최근에는 웹 환경에 적합한 개방형과 컴포넌트들을 효율적으로 분류하고 추출하는 방법이 연구되고 있다. 본 논문은 개발환경에서 생성되는 산출물들 중 디자인패턴을 통합 관리하고, 추출, 검색하여 관리해 주는 인덱스순서관계정보모델을 설계 구현한다. 이 제안의 장점은 "인덱스 순서관계정보"로 클래스들 사이의 관련된 여러 관계정보를 UML 설계방법에 적응할 수 있는 구조로 변형할 수 있다. 두 번째 장점은 개발자가 인덱스 순서관계 정보에서 제공하는 정보를 가지고 관계정보를 쉽게 파악할 수 있으며, 디자인 패턴을 쉽게 추출함으로서 개발자는 설계정보에 쉽게 적용할 수 있다. 따라서 본 논문에서는 검색시간과 추출의 효율성을 입증하기 위해 시뮬레이션을 실시하여 향상된 기능을 입증하였다. 이 모델은 급변하는 소프트웨어 산업에 능동적으로 대체와 소프트웨어 개발에 시간을 단축함으로써 현존하는 다양한 디자인 패턴들을 최소한의 코드 수정을 통하여 재설계 함으로써 소프트웨어 개발 경제성을 높이는 데 있다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2020.07a
• /
• pp.611-612
• /
• 2020

최근 유튜브, 네이버와 같은 플랫폼 사업자들은 다양하고 많은 동영상확보를 위해 최대한 시간을 적게 들이고 좋은 퀄리티의 영상을 자동으로 생성해주는 어플리케이션을 개발하는데 AI 기술을 적극적으로 사용하고 있다. 가장 주도적으로 진행하는 곳은 IBM 의 왓슨의 인지하이라이트 기술이다. 관중의 함성소리와 스포츠특성 데이터들을 활용하여 하이라이트 부분의 영상만 자동 생성하고 있다. 하지만 현재까지의 기술은 인간의 감성을 자극하는 스토리 전개방식의 자동영상 생성에 있어서는 부족한 부분이 많이 존재한다.이 에 본 논문은 영화의 클라이맥스 부분의 영상편집방식을 분석하여 이에 대한 장르별 샷 사이즈 변화패턴을 시각화한 후, 장르간 편집 차이점을 패턴화한 템플릿을 구축하여 사용자의 이미지 데이터들을 장르별 클라이맥스 패턴의 특성에 맞게 추천하여 짧은 영상을 자동 생성하는 어플리케이션을 개발하였다. 향후 본 연구는 1 인 미디어 산업 및 사이버교육 분야에서 가장 많이 소요되는 영상편집 시간을 단축하는데 큰 효율이 있을 것이라 기대한다.

• Annual Conference of KIPS
• /
• 2008.11a
• /
• pp.60-63
• /
• 2008

개인화 장비 기술의 발달과 함께 최근 모바일 디바이스는 카메라, MP3 플레이어 등 다양한 기능을 포함하고 있으며, 많은 사용자가 이를 사용하고 있다. 모바일 디바이스는 사용자가 항상 휴대하기 때문에 사용자 정보를 습득하기에 유용하며 따라서 이로부터 수집된 다양한 정보를 바탕으로 최근 여러가지 서비스를 제공하기 위한 노력이 이루어지고 있다. 본 논문에서는 사용자의 모바일 로그를 바탕으로 행동 패턴을 파악하여 사용자가 앞으로 취할 행동을 예측하고자 하며, 이 과정에서 다양한 행동 패턴 중 정확한 행동 예측을 수행하기 위해 다음과 같은 방법을 활용하였다. 장소, 시간, 요일 정보를 함께 사용하여 동적 베이지안 네트워크를 이용해 시간 변화에 따른 사용자 행동 패턴을 학습하였으며, 개인 사용자 모델과 전체 사용자 모델을 따로 학습함으로써 더 정확한 행동 패턴의 학습이 가능하도록 하였다. 실험을 위해 대학생들로부터 수집된 모바일 로그를 통해 제안하는 행동 예측 모델의 성능을 확인한 결과 77~94%의 예측 정확도를 보임을 확인하였다.

• Annual Conference of KIPS
• /
• 2007.11a
• /
• pp.264-267
• /
• 2007

인터넷 사이트가 증가하면서 서비스 제공자는 사용자의 요구나 행동패턴을 파악하기 위하여 웹 마이닝 기법을 활용한다. 하지만 서버에 저장된 웹 로그 정보를 활용한 마이닝 기법은 전처리 과정에 많은 노력이 필요하고 사용자의 행동패턴이나 요구를 정확하게 파악하는데 한계가 있다. 이를 극복하기 위해 본 논문에서는 사용자 생성 로그정보를 이용한 방법을 제안한다. 제안 방법은 기존 서버에 저장되는 로그파일이 아닌 사용자의 행동에 의해 웹 페이지가 로딩될 때 마다 웹 마이닝에 필요한 정보를 수집하여 DB 에 저장하는 방법을 사용하였다. 이때 기존 로그파일에 로딩시간과 조회시간, 파라메타 정보를 추가하여 보다 사실적으로 사용자의 행동패턴을 파악하고자 하였다. 이렇게 생성된 로그파일을 기 등록된 메뉴정보, 쿼리정보와 조합하면 웹 마이닝에 필수적인 데이터정제, 사용자식별, 세션식별, 트랜잭션 식별등 전처리 과정의 효율성을 향상시키고 사용자의 행동패턴파악을 위한 정보 수집을 용이하게 해준다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.3
• /
• pp.185-197
• /
• 2001

Recently, the design method by VHDL coding and synthesis has been used widely. As the integration ratio increases, the amount design by VHDL at a time also increases so many coding errors occur in a design. Thus, lots of time and effort is dissipated to detect those coding errors. This paper proposed a method to verify the coding errors in VHDL behavioral-level designs. As the methodology, we chose the method to detect the coding error by applying the generated set of verifying patterns and comparing the responses from the error-free case(gold unit) and the real design. Thus, we proposed an algorithm to generate the verifying pattern set for the coding errors. Verifying pattern generation is peformed for each code and the coding errors are classified as two kind: condition errors and assignment errors. To generate the patterns, VHDL design is first converted into the corresponding CDFG(Control & Data Flow Graph) and the necessary information is extracted by searching the paths in CDFG. Path searching method consists of forward searching and backward searching from the site where it is assumed that coding error occurred. The proposed algorithm was implemented with C-language. We have applied the proposed algorithm to several example VHDL behavioral-level designs. From the results, all the patterns for all the considered coding errors in each design could be generated and all the coding errors were detectable. For the time to generate the verifying patterns, all the considered designed took less than 1 ［sec］ of CPU time in Pentium-II 400MHz environments. Consequently, the verification method proposed in this paper is expected to reduce the time and effort to verify the VHDL behavioral-level designs very much.