• Proceedings of the Korean Nuclear Society Conference
• /
• 1998.05a
• /
• pp.303-308
• /
• 1998

SMART 계측제어계통 측정신호의 신뢰성을 높이기 위한 실시간 신호검증알고리듬을 개발하였다. 개발된 알고리듬은 선행고장검출행렬, 아날로그 신호용 다중성 기법, 접촉신호용 논리표 알고리듬, 주파수 신호용 다중성 기법 그리고 아날로그 센서 경증을 위한 통계적 모듈의 5개 모듈로 구성되어 있다. 선행고장검출행렬은 측정 신호 중에서 고장의 가능성이 있는 신호를 추출하여 선정된 신호만을 적절한 알고리듬으로 검증하도록 함으로써 전체적인 수행시간을 감소시킨다. 아날로그 신호검증 모듈은 아날로그 측정신호에 대한 물리적/해석적 다중성에 입각하여 고장신호의 크기, 위치를 검출하며, 접촉신호 검증 모듈은 접촉신호들간의 논리값을 비교하여 발생 불가능한 논리값을 가지는 신호를 고장신호로 검출한다. 주파수신호는 아날로그 신호와 유사한 기법을 구현하였으며, 통계적 모듈은 아날로그 센서 자체의 물리적 건전성을 검사하는 모듈이다. 현재 SMART의 설계가 확정되어 있지 않으므로 개발된 신호검증알고리듬을 시험하기 위해서 여러 주요 공정변수가 표현되는 상용 원자로의 냉각재계통을 대상으로 검증 알고리듬을 구현하였으며, 운전모사기로 모사된 신호를 이용하여 개발된 신호검증알고리듬을 시험하였다. 시험결과 각 모듈별로 적절히 고장을 검출함을 보였다.

• The Transactions of the Korea Information Processing Society
• /
• v.3 no.2
• /
• pp.315-326
• /
• 1996

As the complexity of VLSI circuits has increased, a lot of simulation time for verifying their correctness has been required. This paper presents efficient parallelel logic simulation protocols, data structures, algorithms to implement fast logic simulation on SIMD parallel processing computers. The performance results of the presented schemes on CM-2 are given and analyzed.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.22 no.6
• /
• pp.13-18
• /
• 1985

A set of utility programs for automatic generation, minimization and verification of high density PLA layout was developed, which includes equation-to-truth table translator, logic minimizer, PLA product term sorter, file generator for plotting stick diagram, dynamic CMOS PLA layout generator and bipartite row folded CMOS PLA layout generator. Size reduction is performed mainly by logic minimizer and bipartite row folder, and the maximal delay is reduced by sorter. The fOe for automatically generated layout is stored in CIF. Each program was written in Clanguage, and was run on VAX-11/750 (UNIX).

• Journal of the Korean Institute of Telematics and Electronics C
• /
• v.36C no.9
• /
• pp.20-27
• /
• 1999

In many synthesis applications, the structure of the synthesized circuit is derived from its BDD functional representation. When synthesizing incompletely specified functions, it is useful to minimize the size of these BDDs using don't cares. In this paper, we present two BDD minimization heuristics that target these synthesis applications. Experimental results show that new techniques yield significantly smaller BDDs compared to existing techniques with manageable run-times.

• Proceedings of the Korean Society for Emotion and Sensibility Conference
• /
• 1999.03a
• /
• pp.201-201
• /
• 1999

감성(sensitibility)은 반사적이며 직관적으로 발생하고, 인위적인 조정이 불가능하며 명확한 표현이 어렵고 모호하다고 한다. 또 감정(emotion)이 주어진 대상에 따라 동일한 반응을 보이는 공통성을 갖지만, 감성은 동일한 대상에도 개인에 따라 다양한 반응을 보이며, 시간과 환경에 따라 변한다고 본다. 이는 반응 형성의 두 가지 요소인 외부의 자극이나 대상과 반응하는 주체의 양자에서, 감정이 감성에 비해 외부의 자극이나 대상의 영향을 더 받고, 감성은 상대적으로 외부 상황보다는 반응 주체의 다양한 내부 상황에 따라 결정된다는 것을 의미할 수 있다. 이러한 감성의 특징들은 Freud가 말한 무의식의 특징과 비슷한 점이 많다. 따라서 무의식의 작용양상을 살펴보는 것이 감성의 연구에 도움이 될 수 있다고 생각한다. 무의식이란 우리의 마음에 항상 작용하고 있지만, 일상적인 상태에서는 분명하게 알아 볼수가 없고 확실하게 드러나지도 않는 어떤 힘을 말한다. 이는 개인의 다양한 과거 경험이 포함되어 있어서 사람에 따라 각기 다르게 나타나게 된다. 우리가 항상 경험하고 있는 의식은 확실하게 서로 구분되는 대상과 확인율(the principle of identity), 구분논리(bivalent logic), 모순율(the principle of formal contradiction), 상반율(the principle of incompatibility), 가감율(the operation of substraction)을 수용하여 작용한다. 무의식은 의식활동의 이러한 명료함과 정연함을 벗어나 활동한다. 대상간의 구분이 모호해지고 정연한 논리가 흐트러진다. 일상에서는 꿈의 내용과 어린이의 생각, 감정에 치우칠 때 무의식의 특징이 나타난다. Freud는 꿈을 관찰하여 무의식의 작용양상을 다음과 같이 설명하였다. 서로 상반되는 것들이 다음과 같이 설명하였다. 서로 상반되는 것들이 부딛힘이 없이 공존하고 일상의 논리가 무시된다. 부정, 의심이 없고 확실한 것이 없다. 한 대상에 가졌던 생각이 다른 대상에 옮겨간다(displacement). 한 대상이 여러 대상이 갖고 있는 의미를 함축하고 있다(condensation). 시각적인 순서가 무시된다. 마음속의 생각과 외부의 실제적인 일을 구분하지 못한다. 시간 상의 순서가 있다가 없다가 한다. 차례로 일어나야 할 일이 동시에 한꺼번에 일어난다. 대상들이 서로 비슷해지고 동시에 있을 수 없는 대상들이 함께 나타난다. 사고의 정상적인 구조가 와해된다. Matte-Blance는 무의식에서는 여러 독립된 대상들간의 구분을 없애며, 주체와 객체를 하나로 보려는 대칭화(symmetrization)의 경향이 있기 때문에 이런 변화가 생긴다고 하였다. 또 대칭화가 진행되면 무한대의 느낌을 갖게 되어, 전지(moniscience), 전능(omnipotence), 무력감(impotence), 이상화(idealization)가 나타난다. 그러나 무의식에 대칭화만 있는 것은 아니며, 의식의 사고양식인 비대칭도 어느 정도 나타나며, 대칭화의 정도에 따라, 대상들이 잘 구분되어 있는 단계, 의식수준의 감정단계, 집단 내에서의 대칭화 단계, 집단간에서의 대칭화 단계, 구분이 없어지는 단계로 구분하였다.

• Journal of The Korean Association of Information Education
• /
• v.23 no.2
• /
• pp.179-188
• /
• 2019

The purpose of this study is to develop a Python search algorithm educational program based on execution time to improve the logical thinking of elementary school students. This educational program was developed based on the process of ADDIE model, utilizing the results of pre-demand analysis conducted for 133students in elementary school in ${\bigcirc}{\bigcirc}$. In order to verify the effectiveness of the developed education program, 25 students who participated in the education donation program at ${\bigcirc}{\bigcirc}$ University conducted 42 hours of classes during 6 days. The GALT test was used to analyze the educational effects of the pre- and post-test. The results of the analysis show that the SW education program developed in this study can positively affect the logic of elementary school students.

• Journal of the Korea Society of Computer and Information
• /
• v.4 no.3
• /
• pp.35-46
• /
• 1999

In this paper, we propose a new CPLD technology mapping algorithm improving run-time under time constraint. In our technology mapping algorithm. a given logic equation is constructed as the DAG type. then the DAG is reconstructed by replicating the node that outdegree is more than or equal to 2. As a result, it makes delay time and the number of CLBs, run-time to be minimized. Also. after the number of multi-level is defined and cost of each nodes is calculated, the graph is partitioned in order to fit to k that is the number of OR term within Cl.B. The partitioned nodes are merged through collapsing and bin packing is performed in order to fit to the number of OR term within CLB. In the results of experiments to MCNC circuits for logic synthesis benchmark, we can shows that proposed technology mapping algorithm reduces run-time much more than the TMCPLD.

• 한국가스학회:학술대회논문집
• /
• 1999.09a
• /
• pp.244-249
• /
• 1999

• 한국ITS학회:학술대회논문집
• /
• 2005.11a
• /
• pp.149-159
• /
• 2005

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2017.06a
• /
• pp.197-200
• /
• 2017

퍼지 논리를 기반으로 한 적응형 스트리밍 기법인 FDASH 적응 알고리즘은 빠르게 변하는 네트워크 상황에서 우수한 콘텐츠의 화질을 보장하면서 끊김 없는 서비스를 제공하는 특성을 보이지만 비디오의 화질이 자주 변하기 때문에 최고의 사용자 체감 품질 (QoE: Quality of Experience)을 제공하지 못 할 수도 있다. 본 논문에서는 제한된 버퍼 크기를 가지고 동일한 콘텐츠의 화질을 보장하면서도 비디오 화질의 변화 횟수를 줄여서 최적의 QoE를 제공할 수 있도록 하는 변환된 퍼지 논리 기반의 DASH 적응 알고리즘을 제안하고자 한다. 제안된 방식은 우선 퍼지 논리 제어부(FLC : Fuzzy Logic Controller)의 수정을 통하여 다음 세그먼트의 비트율에 대해 최적의 판단을 하도록 하였고, 세그먼트 비트율 필터링 모듈 (SBFM: Segment Bitrate Filtering Module)을 추가하여 비디오 화질의 변화 횟수가 최소화 될 수 있도록 하였으며, 스트리밍 서비스 시작 시 SBFM에 의해 일정시간 저화질의 비디오를 시청해야 하는 상황을 막기 위한 Start Mechanism을 추가하였고, 마지막으로 버퍼의 오버플로우를 방지하기 위해 Sleeping Mechanism을 추가하였다. NS-3를 이용한 네트워크 모의실험 결과를 통해 제안된 방식이 FDASH 방식에 비하여 제한된 버퍼크기 상황 하에서도 오버플로우가 발생하지 않으며 점대점(Point to Point) 상황에서는 거의 동일 화질 성능을 보이면서도 비디오 화질 변화 횟수를 50% 이상 줄일 수 있음과 일반 Wifi환경에서는 오히려 17.8%정도 더 뛰어난 비디오 화질 성능을 보이면서 비디오 화질변화 횟수 측면에서는 53.1%정도 줄일 수 있음을 보여준다.