• Title/Summary/Keyword: 수의 크기

Search Result 21,228, Processing Time 0.047 seconds

Influence of particle size on sensing characteristics of hydrothermally treated nano-sized $SnO_2$ (수열합성법으로 제조한 나노 크기의 $SnO_2$ 입자 크기에 따른 반응 특성)

  • ;Anh-Hoa Bui
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2003.03a
    • /
    • pp.134-134
    • /
    • 2003
  • SnO$_2$를 모물질로 하는 가스센서는 n형 산화물 반도체로서 공기중의 산소의 흡탈착 및 전자의 수수에 의해 전기전도도의 변화로 특정 가스를 감지한다. 지금까지 반도체식 가스센서의 모물질로 가장 많이 연구되어 왔지만 아직도 선택성, 안정성 등 여러 가지 문제를 안고 있다. 그리고 개선방안으로 귀금속 촉매의 첨가 및 입자의 크기의 조절 등이 흔히 연구되어 왔다. 따라서 본 연구에서는 순수한 SnO$_2$ 를 이용하여 소결 온도 및 입자 크기에 의한 영향을 CO가스 및 수분에 대한 감도, 반응 시간을 통해 알아보았다. 수열 합성 및 침전 법으로 나노 크기의 SnO$_2$ 분말을 합성하여 스크린 인쇄법으로 후막 가스센서를 제조하였다 침전법에서 SnCl$_4$에 암모니아수로 pH=10.5로 적정하여 SnO$_2$ 분말을 얻었다. 그리고 입자 크기를 조절하기 위해 수열 합성 시 autoclave 내의 수열처리 온도를 100, 150, 20$0^{\circ}C$로 조절하여 SnO$_2$ 분말을 제조하고 입자 크기와 성분분석을 위해 XRD, SEM, TEM, BET 측정을 하였다. 그 결과 침전법으로 제조한 입자의 크기는 20nm 정도였으며 수열 처리한 SnO$_2$ 입자는 10nm이하의 미세한 입자를 얻을 수 있었다. 수열 합성 시 온도가 높아질수록 더 작은 입자 크기를 얻을 수 있었고 600, 7()0, 80$0^{\circ}C$ 열처리 후 입자성장이 침전법에 의한 SnO$_2$ 분말보다 더 작게 일어났다. 이렇게 제조한 나노크기의 SnO$_2$ 분말을 이용하여 습도 및 CO 가스에 대한 그 특실을 평가하였다. CO 20ppm에 대하여 40%정도의 감도를 보였으며 입자가 작아질수록 높은 감도를 보이는 것을 확인 할 수 있었다. 반면 CO 가스와 반응 후 회복 시 입자 의기가 작아질수록 회복이 늦어짐을 알 수 있었다. 그리고 15$0^{\circ}C$에서 습도에 대한 반응 후 회복시간을 조사해보니 같은 결과를 얻을 수 있었다. 이것은 입자 필기가 작아질수록 많은 흡착 사이트를 제공함으로써 높은 감도를 가지지만 반면 다량의 흡착된 가스들이 탈착 하는데 더 많은 시간이 소요되었기 때문이다.

  • PDF

Design and Analysis of Fixed -size Systolic Arrays for Montgomery Modular Multiplication (몽고메리 알고리즘을 위한 고정-크기 시스톨릭 어레이 설계 및 분석)

  • Kim, Hyeon-Seong;Lee, Seong-U;Kim, Jeong-Jun;Kim, Tae;Yu, Gi-Yeong
    • Journal of KIISE:Computer Systems and Theory
    • /
    • v.26 no.4
    • /
    • pp.406-419
    • /
    • 1999
  • RSA와 같은 공개키 암호시스템(public-key cryptography system)에서는 512 비트 또는 그 이상 큰수의 모듈러 곱셈 연산을 수행하여야한다. 본 논문에서는 Montgomery 알고리즘을 이용하여 모듈러 곱셈을 수행하는 두 가지의 고정-크기 선형 시스톨릭 어레이를 설계하고 분석한다. 제안된 임의의 고정-크기 선형 시스톨릭 어레이와 파이프라인된 고정-크기 선형 시스톨릭 어레이는 최적의 문제-크기 선형 시스톨릭 어레이로부터 LPGS(Locally Parallel Globally Sequential)분할방법을 적용하여 설계한다. VHDL 시뮬레이션 결과, 밴드이 크기를 4로 하여 분할 시 문제-크기 어레이와 비교하면 수행시간의 지연이 없었으며,어레이의 크기도 1/4로 줄일 수 있었다. 제안된 시스톨릭 어레이는 크기에 제한을 갖는 스마트카드 등에 이용될수 있을 것이다.

구조물 구성요소의 피로구열전파 거동에 관한 고찰

  • 정석주
    • Journal of the KSME
    • /
    • v.28 no.2
    • /
    • pp.177-180
    • /
    • 1988
  • 파괴안전설계를 하기 위하여 파괴역학원칙을 성공적으로 적용시키기 위해서는 주로 믿을 수 있는 크랙성장을 예측하는데 달려있다. 일정크기의 피로하중을 받는 구조물 구성요소의 경우 안전계수로 빈도수와 환경의 영향을 설명할 수 있다면 경험적인 데이터를 바탕으로 하여 그 피로거동은 상당히 쉽게 예상될 수 있다. 그러나 구조물 구성요소가 변화크기의 피로하중을 받는다면, 크랙성장예측을 위한 데이터를 마련하는데는 무엇보다도 그러한 변화크기의 피로하 중상태의 적용모델이 확실히 필요하며, 일어날 수 있는 여러 가지 상황들을 통합할 수 있는 모 델에 입각하여야 한다.

  • PDF

용접공정에서의 최적 열 입력 계획

  • 원윤재;조형석
    • Proceedings of the Korean Society of Precision Engineering Conference
    • /
    • 1990.04a
    • /
    • pp.28-35
    • /
    • 1990
  • 용접은 금속을 접합시키는 공정으로서 용접 결과 원하는 용융부 크기(용융 깊이, 용융 폭)를 달성하여야 하고, 이와 같은 목적으로 준 정상 상태에서 얻고자 하는 용융부 크기를 얻을 수 있는 용접 조건을 찾아 이 조건으로 일정하게 유지하면서 용접을 시행하는 것이 보통이다. 그러나, 이 경우에도 용접 초기와 말기 부분과 같은 과도 상태에서는 얻고자 하는 용융부 크기를 얻을 수 없으므로 용접 중 용융부 크기를 일정한 상태로 유지하기 위해서는 이러한 과도 상태에서는 준 정상상태에서의 용접 조건과 다르게 해 줄 필요성이 있다. 따라서, 본 연구에서는 용융부의 크기를 나타내 주는 온도 분포, 모델을 이용하여 과도 상태에서도 원하는 용융부의 크기를 얻을 수 있도록 하는 최소에너지의 열 입력을 구하는 방법을 제시하고 이로 인한 효과를 알아 보았다.

A dual TLB supporting two pages without operating system aid (운영체제의 지원 없이 이중 페이지를 지원하는 TLB)

  • 이정훈;이장수;김신덕
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.04a
    • /
    • pp.42-44
    • /
    • 2000
  • TLB 성능을 높이기 위한 기존의 3가지 주요 연구방향은, TLB 엔트리 계수를 최대한 증대 시키는 방법, 페이지 크기(page size)를 크게 증대 시키는 방법, 다중 페이지 크기(multiple page sizes)을 지원하는 방법 등의 연구가 제시되어 왔다. 이러한 방법들 중 다중 페이지 크기를 지원하는 방법이 가장 우수한 성능을 제공하는 방법이지만, 이작 어떠한 운영체제(operting system)도 다중 페이지를 사용자(user) 영역까지 지원하고 있지는 않은 상태이다. 따라서 다중 페이지의 효과를 살리기 위해 운영체제의 도움 없이 이중 페이지를 지원하면서 낮은 가격(low cost)으로 높은 성능(high performance) 향상을 보일 수 있는 새로운 듀얼(dual) TLB 구조와 운영 방법을 제안하고자 한다. 제안하는 듀얼 TLB 구조는 작은 페이지 크기( small page size)를 지원하는 완전 연관TLB와 큰 페이지 크기(large page size)를 지원하는 완전 연관TLB로 구성된다. 제시된 구조는 기존의 많은 엔트리 개수를 지원하는 TLB와의 성능 비교분석 결과를 통해 볼 때, 작은 엔트리 개수를 가지면서도 거의 같은 성능을 보임을 알 수 있다. 또한 동일 한 TLB 면적 크기로 기존 방식의 접근 실패율을 90%정도 감소시키는 성능을 제시하였다.

  • PDF

Optimizing Both Cache and Disk Performance of R-Trees (R-Tree를 위한 캐시와 디스크 성능 최적화)

  • 박명선;이석호
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2003.04a
    • /
    • pp.749-751
    • /
    • 2003
  • R-Tree는 일반적으로 트리 노드의 크기를 디스크 페이지의 크기와 같게 함으로써 I/O 성능에 최적이 되도록 구현한다. 최근에는 CPU 캐시 성능을 최적화하는 R-Tree의 변형이 개발되었다. 이는 노드의 크기를 캐시 라인 크기의 수 배로 하고 MBR에 저장되는 키를 압축하여 노드 하나에 더 많은 엔트리를 저장함으로써 가능하였다. 그러나, 디스크 최적 R-Tree와 CPU 캐시 최적 R-Tree의 노드 크기 사이에는 수십-수백 바이트와 수-수십 킬로바이트라는 큰 차이가 있으므로, 디스크 최적 R-Tree는 캐시 성능이 나쁘고, CPU 캐시 최적 H-Tree는 나쁜 디스크 성능을 보이는 문제점을 가지고 있다. 이 논문에서는 CPU 캐시와 디스크에 모두 최적인 R-Tree. TR-Tree를 제안한다. 먼저, 디스크 페이지 안에 들어가는 페이지 내부 트리의 높이와 단말, 중간 노드의 크기를 결정하는 방법을 제시한다. 그리고, 이틀 이용하여 TR-Tree의 검색 연산에 필요한 캐시 미스 수를 최소화였고. TR-Tree의 검색 성능을 최적화하였다. 또한, 디스크 I/O 성능을 최적화하기 위해 메모리 노드들을 디스크 페이지에 잘 맞게 배치하였다. 여기에서 구현한 TR-Tree는 디스크 최적 R-Tree보다 삽입 연산에서 6에서 28배 정도 빨랐으며, 검색 연산에서는 1.28배에서 2배의 성능 향상을 보였다.

  • PDF

Energy-Efficient Instruction Cache Hierarchy for Embedded Processors (임베디드 프로세서를 위한 에너지 효율의 명령어 캐쉬 계층 구조)

  • Kang, Jin-Ku;Lee, In-Hwan
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.10a
    • /
    • pp.257-260
    • /
    • 2006
  • 계층적 메모리 구조는 성능 향상 이외에도 하위 캐쉬로의 접근을 줄임으로서 전체적인 소비 전력 효율을 높이는 방법으로 사용될 수 있다. 본 논문에서는 임베디드 프로세서의 대표적인 StrongARM의 단일 계층 구조를 대상으로 프로세서에 근접한 명령어 캐쉬를 새로 추가하여 첫 번째와 두 번째 계층의 명령어 캐쉬 크기에 따라 변화하는 소비 전력을 모의실험을 통해 측정하고 두 계층의 명령어 캐쉬 크기에 따른 상호 관계에 대해 알아본다. 직접 사상과 32B의 블록 크기를 갖는 L0 명령어 캐쉬를 삽입하여 에너지 효율이 가장 높은 크기를 찾아보고 효율적 크기에서 소비전력을 측정한 결과 온 칩 구조로 가정한 프로세서 전체의 소비 전력이 최대 약 65%로 감소됨을 볼 수 있으며, L1 명령어 캐쉬가 두 배씩 증가함에 따라 에너지 효율적인 L0 명령어 캐쉬의 크기 또한 두 배씩 증가함을 알 수 있다.

  • PDF

PBMS (Particle Beam Mass Spectrometer)를 이용한 크기 분류시 발생하는 입자 확산현상 분석에 관한 연구

  • Mun, Ji-Hun;Sin, Yong-Hyeon;Gang, Sang-U;Kim, Tae-Seong
    • Proceedings of the Korean Vacuum Society Conference
    • /
    • 2012.02a
    • /
    • pp.232-232
    • /
    • 2012
  • 반도체 공정에서 일반적으로 오염입자를 측정하는 방법은 테스트 웨이퍼를 ex-situ 방식인 surface scanner를 이용하여 분석하는 particle per wafer pass (PWP) 방식이 주를 이루고 있다. 이러한 오염입자는 반도체 수율에 결정적인 역할을 하는 것으로 알려져 있으며 반도체 선폭이 작아지면서 제어해야하는 오염입자의 크기도 작아지고 있다. 하지만, 현재 사용하는 PWP 방식은 실시간 분석이 불가능하기 때문에 즉각적인 대처가 불가능 하고 이는 수율향상에 도움이 되지 못하는 후처리 방식이다. 따라서 저압에서 오염입자를 실시간으로 측정할 수 있는 장비에 대한 요구가 늘어나고 있는 실정이다. 저압에서 나노입자를 측정할 수 있는 장비로 PBMS가 있다. PBMS는 electron gun을 이용하여 입자를 하전시킨 후 편향판을 이용하여 크기를 분류하고 Faraday cup으로 측정된 전류를 환산하여 입자의 농도를 측정하는 장비이다. 편향판에 의하여 Faraday cup으로 이동되는 입자들은 농도 차에 의한 확산현상이 발생한다. 본 연구에서는 Faraday cup 이동 시 발생하는 확산현상을 여러 크기의 Faraday cup과 polystyrene latex (PSL) 표준입자를 이용하여 분석하였다. Faraday cup을 고정 식이 아닌 이동 식으로 설계를 하여 축의 원점을 기준으로 이동시켜 가면서 입자 전류량을 측정하였으며, 이를 기준 (reference) Faraday cup의 측정량과 비교하여 효율을 계산하였다. PSL 표준 입자 100, 200 nm 크기에 대하여 cup의 크기를 바꿔 가면서 각각 평가 하였다. 그 결과 입자의 크기가 작을 수록 더 넓은 구간으로 확산되었고 크기가 작은 Faraday cup의 경우에 정밀한 결과를 얻을 수 있었다. 본 연구를 통하여 편향판을 지나면서 발생하는 입자의 확산현상에 대한 정량적 평가를 수행할 수 있었으며, 추후 PBMS 설계 시 Faraday cup 크기를 결정하고 Faraday cup array 기술을 적용하는데 유용하게 활용 될 수 있을 것으로 기대 된다.

  • PDF

Fabrication of Porous Ceramics for Microorganism Carrier by Hydrothermal Reaction (수열반응을 이용한 미생물 담체용 다공성 세라믹스의 제조)

  • 정승화;양성구;강종봉;조범래
    • Proceedings of the Materials Research Society of Korea Conference
    • /
    • 2003.03a
    • /
    • pp.192-192
    • /
    • 2003
  • 오염된 폐수를 처리하는 과정으로 다양한 방법이 사용되고 있으나, 담체를 이용하여 미생물을 배양하고, 미생물에 의해 정수하는 방법이 이용되고 있다. 이를 위해서는 미생물을 배양을 위한 담체의 조건으로 다양한 크기의 연속기공을 갖고, 젖음성과 표면거칠기가 높으며, 이들 중 초기 미생물번식의 조건을 제공하는 기체 포집용 미세기공을 보유하고, 미생물이 성장할 수 있는 수백 $\mu\textrm{m}$까지의 다양한 크기의 연속된 기공을 갖는 미생물 담체용 다공성 세라믹스의 제조를 목적으로 본 연구를 행하였다. 본 연구는 다양한 크기의 기공분포를 형성하기 위하여 첨가물로 activated carbon과 무기염, 고분자 binder를 활성알루미나 기지재료에 사용하여 수열반응에 의해 각각의 물질이 형성할 수 있는 기공의 크기를 확인하고, 수 nm에서 수백 $\mu\textrm{m}$까지의 연속된 기공이 존재하는 담체를 제조하였다. 수열조건과 첨가물의 양에 따라 수은침투가압을 이용하여 기공의 크기와 분포를 측정하고 평균기공률을 얻을 수 있었고, 압축강도를 측정하고, 기공의 형상을 주사전자현미경을 통해 확인하였다.

  • PDF

주기억 장치 데이타 베이스 시스템

  • 문송천;강석훈
    • 전기의세계
    • /
    • v.37 no.8
    • /
    • pp.23-29
    • /
    • 1988
  • 주기억 장치 데이타베이스 컴퓨터 시스템이 구성될 수 있는 근거는 다음과 같이 요약될 수 있다. 첫째, 주기억 장치 소자인 RAM의 가격ㄱ이 매년 40%정도씩 떨어지고 또한 RAM의 집적도가 매년 1.3배 이상 증가되고 있으므로 앞으로 주기억 장치의 크기는 매우 커질 것이다. 물론 어떤 특정 응용 분야에서는 주기억 장치의 크기가 커지는데 비례하여 정보도 많아 질 수 있다. 그러나 대부분 응용 분야에서의 데이타베이스의 크기는 사용자 수와 응용분야에 의해 제한 되어 있기 때문에 기억 장치의 크기 만큼 빠른 속도로 증가하지 않는다. 둘째, 디스크 데이타베이스에서 성능에 가장 큰 영향을 미치는 것은 디스크와 주기억 장치 사이의 입/출력 병목 현상이다. 그러므로 현재의 시스템에서 성능을 향상시키기 위해서는 보다 빠른 프로세서를 이용하는 것 보다는 오히려 기억장치의 크기를 늘려서 입/출력 시간을 줄이는 것이 타당하다.

  • PDF