• Title/Summary/Keyword: 수와 연산

Search Result 5,507, Processing Time 0.035 seconds

Adder-based Distributed Arithmetic DWT Processor Design (가산기-기반 분산연산 DWT 프로세서 설계)

  • 김영진;장영진;이현수
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.04a
    • /
    • pp.16-18
    • /
    • 2001
  • DWT(Discrete Wavelet Transform) 연산을 하는데 있어서, 가장 많은 연산을 수행하는 부분은 계수(Coefficient)값과 입력값의 내적 연산을 하는 부분이다. 내적 연산을 효율적으로 줄이기 위해서 시스톨릭, 파이프라인, 병렬구조등이 연구되었으나, 이러한 기존의 방법들은 내적 연산에 들어가는 곱셈의 수는 줄이지 못했다. 본 연구에서 가산기 기반 분산연산을 이용하여 곱셈연산을 제거하고, 동일한 연산과정을 공유함으로써 가산기의 수를 최대한 줄일 수 있었다. 또한, 한 개의 1-레벨 분해 모듈을 재사용하기 위해서 스케줄링을 사용하였다. 그 결과 기존의 구조보다 게이트 수를 50%이상 줄일 수 있었으며, 속도의 향상을 얻을 수 있었다.

A Study on the Analysis of Autonomous Nerve System Response for the Computational Task (연산 작업에 대한 자율 신경계의 반응에 대한 연구)

  • Ha, Eun-Ho;Park, Gwang-Hoon;Kim, Dong-Youn;Rim, Young-Hoon;Ko, Han-Woo;Kim, Dong-Sun
    • Science of Emotion and Sensibility
    • /
    • v.3 no.1
    • /
    • pp.63-71
    • /
    • 2000
  • 본 연구에서는 20대의 건강한 남자대학생 45명을 대상으로 작업조건(안정상태, 연산작업상태, 휴식상태, 반복연산작업상태, 연산작업후 아정상태)과 연산레벨(연산작업의 난이도)에 따른 생리신호의 측정을 위한 실험 프로토콜을 제안하고 측정된 생리신호에 대한 분석을 하였다. 연산작업에 대하여 측정된 파라메터에 대하여 1) 정규분포화를 위한 파라메터의 변환 2) 파라메터간의 산관관계의 조사 3) 연산작업에 대한 파라메터의 표준화 4) 작업조건과 연산레벨에 대한 파라메터의 차이에 대한 유의성검정을 하여 연산스트레스를 평가할 수 있는 파라메터를 추출하였다. 연산작업시의 파라메터는 안정산태의 파라메터와 유의적인 차이를 나타내어 연구에 사용된 연산작업이 생리신호의 변화를 발생시키는 것으로 밝혀졌고 연산작업후의 휴식상태에서 측정된 대부분의 파라메터의 갓이 연산작업전의 안정상태의 파라메터의 통계적으로 유의적인 차이가 없어서 본 연구에 사용된 연산작업은 단기적 스트레스를 유발하는 것으로 밝혀졌다. 그리고, 동일한 연산레벨에 대한 연산작업을 반복하더라도 파라메터의 값은 처음으로 연산작업을 할 때의 파라메터의 값과 유의적인 차이가 없었다. 그러나, 연산레벨에 따라서는 Heart Rate, HRV의 LF/HF, HRV의 MF/(LF+HF), Return Map의 분산, 코끝의 Mean Temperature, GSR-Mean과 호흡수는 차이가 있는 것으로 밝혀졌다. 따라서 이들 파라메터를 사용하면 연산스트레스의 강도를 지수화할 수 있을 것이다.

  • PDF

C++ Template-based Fixed-Point Arithmetic Library (C++ 템플릿 기반의 Fixed-Point 연산 라이브러리)

  • Hwang, Seon Joong;Kim, Seon Wook;Min, Byung Gueon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2010.04a
    • /
    • pp.49-52
    • /
    • 2010
  • 디지털 신호처리 알고리즘들은 실제 시스템에 적용할 때 임베디드 시스템 등 하드웨어의 성능과 소비전력 및 비용에 제약이 있을 경우 연산 정밀도가 높은 floating-point 연산 대신 제한된 정밀도와 적은 연산 비용을 요구하는 fixed-point 연산을 사용하여 구현한다. 시스템의 개발단계에서는 적용할 알고리즘을 floating-point 연산을 이용한 코드를 먼저 작성한 후 이를 fixed-point 연산으로 대체하는 과정을 거치게 되는데, 이는 숙련된 개발자와 상당한 양의 개발기간을 요하는 까다로운 작업이다. 이에 본 연구에는 코드작성 편의를 높이고 개발기간을 단축하기 위해 C++ template 기반의 fixed-point 연산 라이브러리를 개발하였다. 이는 floating-point 연산 코드와 fixed-point 연산 코드를 별도로 개발할 필요 없이 하나의 코드를 이용하여 자유로이 연산 정밀도를 지정할 수 있으며 개발자는 기존의 floating-point 연산을 이용하는 코드를 작성하는 것처럼 쉽게 코드를 작성할 수 있도록 한다. 또한, template 기반으로 작성되어 기존의 연구들과 달리 추가적인 작업도구 없이도 범용 C++ 컴파일러가 최적화된 코드를 생성할 수 있도록 되어있는 것이 특징이다.

A Fast Exponentiation Algorithm Using a Window Method and a Factoring Method (윈도우 방법과 인수분해 방법을 혼합한 빠른 멱승 알고리즘)

  • 박희진;박근수;조유근
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.10a
    • /
    • pp.539-541
    • /
    • 2000
  • 윈도우 방법과 인수분해 방법을 혼합 적용하면 멱승 연산에 사용되는 곱셈 연산의 횟수를 줄임으로써 멱승 연산을 빠르게 수행할 수 있다. 지수가 512비트일 때 윈도우의 크가 5인 윈도우 방법은 607번 정도의 곱셈 연산을 필요로 하는데 반해 윈도우와 인수분해 방법을 혼합한 방법은 599번 정도의 곱셈 연산을 필요로 한다. 이는 현실적으로 가능한 멱승 연산 중에서 가장 적은 수의 곱셈 연산을 요구하는 방법이다.

  • PDF

Heuristic Operation in Evolutionary Algorithms (진화 알고리즘에서 휴리스틱 연산)

  • 류정우;김명원
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2001.10b
    • /
    • pp.25-27
    • /
    • 2001
  • 진화 알고리즘에서 고려할 사항 중 하나는 문제와 관련 있는 진화연산 즉, 교배 연산과 돌연변이 연산을 정의하는 것이다. 일반적으로 교배 연산은 두 개체의 정보를 교환하는 재조합 연산으로써 진화의 속도를 촉진시키는 역할을 하고 돌연변이 인산은 개체집단의 다양성 을 유지시키는 역할을 한다. 그러나 이러한 진화연산자는 확률에 근거하여 모든 개체에 적용되는 맹목적인 연산이 가질 수 있는 진화시간 지연의 문제점을 갖는다. 본 논문에서는 맹목적 진화연산에 의한 진화 시간 지연을 해결하기 위해 휴리스틱 연산을 제안한다. 휴리스픽 연산은 문제의 특성에 맞지 않는 개체에만 적용되는 연산으로 진화 시간을 단축시킬 수 있다. 따라서 이러한 휴리스틱 연산의 타당성을 확인하기 위해 본 논문에서는 진화 알고리즘을 이용하여 최적의 클러스터 위치와 개수를 자동으로 찾아주는 문제에 클러스터의 특성을 고려한 휴리스틱 연산인 합병연산과 분할연산 그리고 K-means연산을 정의하여 다차원 실험데이터로 실험한 결과를 보이고 있다.

  • PDF

Design of High Performance Dual Channel Pipelined Interpolators for H.264 Decoder (이중 채널 파이프라인 구조의 H.264용 고성능 보간 연산기 설계)

  • Lee, Chan-Ho
    • Journal of IKEEE
    • /
    • v.13 no.4
    • /
    • pp.110-115
    • /
    • 2009
  • The motion compensation is the most time-consuming and complex unit in the H.264 decoder. The performance of the motion compensation is determined by the calculation of pixel interpolation. The quarter-pixel interpolation is achieved using 6-tap horizontal or vertical FIR filters for luminance data and bilinear FIR filters for chroma data. We propose the architecture for interpolation of luminance and chroma data in H.264 decoders. It is composed of dual-channel pipelined processing elements and can interpolate integer-, half- and quarter-pixel data. The number of the processing cycles is different depending on the position. The processing elements are composed of adders and shifters to reduce the complexity while the accuracy of the pixel data are maintained. We design interpolators for luminance and chroma data using Verilog-HDL and verify the function and performance by implementing using an FPGA.

  • PDF

Efficient Page Frame Reclaiming Mechanism for Flash Memory in Linux (리눅스 상에서 플래시 메모리를 위한 효율적인 페이지 프레임 회수 기법)

  • 김수영;이준원
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2004.10a
    • /
    • pp.688-690
    • /
    • 2004
  • 플래시 메모리는 롬(ROM)의 특성과 램(RAM)의 특성, 저전력 등의 이점을 바탕으로 임베디드 시스템의 저장 장치로 많이 사용되고 있다. 그러나 특성상 읽기와 쓰기 연산의 속도가 많이 다르고, 쓰기 연산을 한번 수행한 부분에 다시 쓰기 연산을 하기 위해서는 먼저 지우기 연산을 수행해야 하고, 지울 수 있는 회수도 제한되어 있는 단점을 가지고 있다. 따라서 본 논문에서는 이런 특성들을 고려하여 저장 장치로서 플래시 메모리를 사용할 때 운영교제에서 최적화할 수 있는 부분 중 가상 메모리 시스템의 페이지 프레임 회수 기법을 최적화하여 쓰기와 지우기 연산의 수를 줄일 수 있는 방법을 제시한다.

  • PDF

Visualization of Convolution Operation Using Scalable Vector Graphics (SVG를 이용한 컨벌루션 연산의 시각화)

  • Kim, Yeong-Mi;Kang, Eui-Sung
    • The Journal of Korean Association of Computer Education
    • /
    • v.10 no.1
    • /
    • pp.97-105
    • /
    • 2007
  • In this paper, visualization of convolution operation is presented, which is implemented by scalable vector graphics (SVG). Convolution operation is one of the basic essential concepts in the area of signal and image processing. However, it is difficult for students to intuitively understand the operation of convolution since it is mainly based on mathematical representation. We present the visualization of convolution operation and its applications which are implemented by SVG. The effects of the proposed approach have been analyzed by interviews. It has been seen that the proposed visualization of convolution operation could be effectively applied to learn the convolution operation and its applications.

  • PDF

Design and Implementation of Lok-up Table for Pre-scaling in Very-High Radix Divider (높은 자릿수 나눗셈 연산기에서의 영역변환상수를 위한 검색테이블 설계 및 구현)

  • 이병석;송문식;이정아
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1999.10c
    • /
    • pp.3-5
    • /
    • 1999
  • 나눗셈 알고리즘은 다른 덧셈이나 곱셈 알고리즘에 비해 복잡하고, 수행 빈도수가 적다는 이유로 그동안 고속 나눗셈의 하드웨어 연구는 활발하지 않았다. 그러나 멀티미디어의 발전 및 고성능의 그래픽 랜더링을 위한 보다 빠른 부동소수점연산기(FPU)가 필요하게 되었으며, 이에 따라서 고속의 나눗셈 연산기의 필요성이 증가하게 되었다. 특히, 전체의 수행 시간 향상을 위해서라도 고속 나눗셈 연산기의 중용성은 더욱 부각되고 있다. 그러나 고속 나눗셈 연산기는 연산 속도와 크기라는 서로 상반되는 요소를 가지고 있다. 즉, 연산 속도가 빠르면 크기는 늘어나고, 크기를 줄이면 연산 속도는 늦어지게 된다. 본 논문은 높은 자릿수(Very-High Radix) 나눗셈 알고리즘에서 영역변환상수를 구하는 방법으로 연산이 아닌 검색테이블(Look-up Table)을 이용한다. 그리고 검색테이블의 크기를 줄이는 방법으로 영역변환상수의 범위 분석 및 캐리 저장형을 이용한 검색테이블 분할 방법을 이용하였다. 전체적으로는 영역변환상수를 구하는 연산주기가 필요없게 되므로 나눗셈 연산기의 영역 크기의 변화가 적으면서 연산 속도는 빨라졌음을 알 수 있다.

  • PDF

Study on Acceleration of Building a Thesaurus by Means of Pre-applying of $\alpha$-cut ($\alpha$-cut 선적용에 의한 시소러스 구축의 가속화에 관한 연구)

  • 김창민;김용기
    • Proceedings of the Korean Institute of Intelligent Systems Conference
    • /
    • 1997.10a
    • /
    • pp.233-236
    • /
    • 1997
  • 퍼지 관계 개념을 응용한 퍼지 정보 검색은 형태론에 입각한 기존의 정보 검색과는 달리 문서와 용어의 의미론에 근거하는 정보검색을 할 수 있다. 퍼지 정보 검색은 문헌의 집합 용어의 집합으로 나누고 문헌과 용어의 관계성을 문서 $\times$ 용어이 관계 행렬로 나타내며 퍼지 관계곱 연산을 이용하여 시소러스(thesaurus)를 형성하고 사용자로부터 주어진 질의 적합한 문서를 제공한다. 그러나 이러한 퍼지 관계곱 연산은 매우 큰 시간 복합도를 요구하는 연산이고 퍼지값은 부동소수점으로 표현해야하므로 대용량의 문서 시스템에 적용할 수 없어 비현실적이다. 부동소수점 연산은 연산속도가 느리고 저장공간도 많이 요구하므로 부동소수점 연산을 비트 연산으로 대체할 수 있다면 처리속도와 처리공간에 있어 성능 향상을 기대할 수 있다. 본 연구는 퍼지 정보 검색의 시소러스 형성에 있어 $\alpha$-cut 적용의 시기를 조정하여 성능을 향상하는 방법을 제안한다.

  • PDF