• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1997.11a
• /
• pp.181-194
• /
• 1997

향후 전개될 멀티미디어 정보화 사회 구축을 위한 가장 적합한 통신 방식은 ATM (비동기 전송 방식)으로 음성, 영상, 데이터를 실시간, 비실시간 데이터로 구분하여 복합적으로 전송할 수 있다. 또한 유선 ATM 망은 이동성을 보장하는 무선 ATM 망으로 확장되어질 수 있다. 유선 ATM 망과 무선 ATM 망의 차이점은 이동성과 전송 환경의 특성으로 발생하는 오류 확율이다. 현재 무선 ATM 망에서 증가된 오류율을 유선 ATM 망의 수준으로 감소시키기 위한 여러 연구들이 진행되고 있다. 본 논문에서는 무선 전송 환경의 버스트 오류에 효과적인 인터리빙 기법을 무선 전송단의 한정된 대역폭에 할당되는 ATM 셀의 가상 회선/경로의 수만 감소시켜 일반 ATM 셀과의 연동성을 보장하는 Modified 셀에 적용을 제안하였고 일반 ATM 셀 전송과 비교하여 성능 향상에 대하여 평가하였다. 모의실험 결과 제안된 기법은 버스트 오류 환경에서 셀 손실율이 버스트 오류의 크기에 따라 효율적으로 감소되며 또한 이중 헤더 적용으로 셀 손실율을 감소시킴을 알 수 있었다. 본 기법은 인터리빙과 이중헤더의 사용으로 추가되는 오버헤더가 없으며, H-ARQ를 적용했을 때 불가능한 실시간 데이터 서비스에도 적합하다는 장점이 있다.

• Journal of Bio-Environment Control
• /
• v.17 no.1
• /
• pp.26-31
• /
• 2008

This experiment were conducted to investigate the response of growth and yield of potato after transplanting of plug seedlings 'Superior' and 'Dejima' produced at different plug cell size (105, 162, and 288) and photoperiod (8/16, 12/12, and 16/8, day/night) for 20 days in controlled plant growth system. Growth and relative growth rate of plug seedling 'Superior' was affected by plug cell size and photoperiod at 7weeks after transplanting. Tuber weight of 'Superior' was increased as cell size and photoperiod increased. That of 'Dejima' was highest in 105 cell and different with photoperiod. At 90 days after transplanting, tuber weight ($258.9{\sim}471.9\;g/plant) of 'Superior' was high in 105 and 162 cell size and 16/8 hr photoperiod. That ($278.2{\sim}428.0\;g/plant$) of 'Dejima' was high in 105 cell size, but was not different with photoperiod. The number of tuber per plant was $2.6{\sim}6.9$ of 'Superior' and $2.2{\sim}3.6$ 'Dejima'. Tuber number per plant was not significantly different with cell size and photoperiod. The large tuber over 80 g was $32.0{\sim}50.9%$ of 'Superior' and $41.0{\sim}56.7%$ of 'Dejima'. The large tuber in 'Superior' and 'Dejima' lowered as the cell size decreased. The large tuber of 'Superior' increased as photoperiod increased, but that of 'Dejima' was not differed. As the results, the optimal plug cell size and photoperiod of potato seedling is considered to be below 162 cell and over 12 hr of photoperiod.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.06d
• /
• pp.316-318
• /
• 2006

본 논문에서는 차세대 지능형 교통시스템인 UTIS(Urban Traffic Information System)의 빠른 접속 요구 조건을 만족하기 위한 DLC(Dynamic Limited Contention) 알고리즘을 제안한다. UTIS 네트워크는 고속으로 이동하는 차량에 설치된 모바일 노드와 도로 변에 설치된 노변 기지국으로 구성되며, 이 네트워크를 통해서 IP 데이터 그램의 전송 서비스, 방송 데이터를 실시간으로 전송하는 실시간 전송 서비스 그리고 차량의 위치를 계속적으로 알려 주는 위치 탐색 서비스를 지원한다. 이러한 전송 서비스를 지원하기 위해서 UTIS는 물리 계층과 MAC 계층으로 구성된다. 그러나 UTIS에서는 차량의 고속 이동으로 인해서 셀(cell)간의 핸드오프가 빈번히 발생하고 또한 위치 추적과 방송 서비스와 같은 실시간 전송 서비스를 지원해야 하기 때문에 기존의 802.11 MAC을 사용할 수 없다. 즉 UTIS에서의 빠른 등록 요구 조건을 충족시키기 위해 기존의 802.11에서 사용하는 경쟁(contention) 방식은 비효율적이다. 본 논문에서는 셀 내에 도착하는 노드 수에 따라 경쟁을 하는 그룹의 크기를 동적으로 조절하는 DLC 알고리즘을 제안한다. 기존의 UTIS에서는 그룹 크기를 정적으로 결정하고 모바일 노드는 자신의 주소에 이 정적 그룹 크기로 modulo하여 자신의 속한 그룹을 초기에 계산한다. 기지국이 접속해야하는 그룹을 폴링 메시지로 지정할 때 그 그룹에 속한 모바일 노드들만이 제한적으로 경쟁하게 된다. 이러한 정적인 그룹 크기는 셀 내에의 노드의 숫자와 그룹 크기의 분포를 고려하지 않는 방식으로 비효율적이다. 본 DLC 알고리즘에서는 전 폴링 주기 동안에 경쟁하는 노드의 빈도수를 계속적으로 추적하여 등록 시점에 경쟁하는 그룹의 개수를 동적으로 조절하게 된다. 이러한 방식은 UTIS와 같이 접속 시간이 제한적이고 접속하려는 노드 수가 빠르게 변화하는 환경 하에서 기존의 802.11 MAC 프로토콜과 정적인 그룹 크기 방식에 비해 효율적이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.348-348
• /
• 2012

CTF 메모리 소자는 높은 집적도와 낮은 구동전압과 CMOS 공정을 그대로 사용할 수 있고 비례 축소가 용이하다는 장점을 가지기 때문에 많은 연구가 진행되고 있다. CTF 메모리의 게이트 크기가 30 nm 이하로 작아짐에 따라 메모리 셀 간의 간섭이 매우 크게 증가하는 문제점이 있다. 이 문제점을 해결하기 위해 낸드 플래쉬 메모리 소자에서 셀 간 간섭 현상에 대한 많은 연구가 진행되고 있다. 본 연구에서는 $TaN-Al_2O_3-SiN-SiO_2-Si$ (TANOS) 플래쉬 메모리 소자에서 recess field의 모양에 따른 전기적 특성을 시뮬레이션 하였다. Recess field는 각 전하 트랩 층의 word 라인 방향에 존재하며 셀 간 간섭 효과를 줄이고 메모리 소자의 coupling ratio를 증가시키는 효과를 가지고 있다. TANOS 메모리 소자의 게이트 크기를 25 nm 에서 40 nm 로 변화하면서 round 타입의 recess field와 angular 타입의 recess field 에 대한 전기적 특성을 3차원 시뮬레이션 툴인 Sentaurus를 이용하여 시뮬레이션 하였다. Recess field를 가지지 않은 TANOS 메모리의 셀 간 간섭 효과는 게이트의 크기가 40 nm에서 25 nm 줄어들 때 많이 증가한다. 시뮬레이션된 결과에서 recess field의 모양에 상관없이 깊이가 늘어남에 따라 셀 간 간섭효과가 감소하였다. Recess field 의 깊이가 커짐에 따라 surrounding area가 늘어나 coupling ratio 가 증가하였다. Recess field 의 깊이가 증가함에 따라 프로그램 동작 시 트랩 층에 트랩 되는 전하의 수가 증가하고 recess field가 Si 기판의 표면에 가까이 위치할수록 coupling ratio, 드레인 전류 및 동작속도가 증가하였다. Recess field의 모양에 달리 하였을 때는 round 타입의 recess field를 가진 플래쉬 메모리 디바이스가 angular 타입의 recess field를 가진 소자와 비교하여 채널 표면의 잉여 전계가 감소하여 subthreshold leakage current 감소하였다. 본 연구의 시뮬레이션 결과는 수십 나노 스케일의 CTF 낸드 플래쉬 메모리 전기적 특성을 이해하는데 도움을 줄 것이다.

• Journal of the Korean Magnetics Society
• /
• v.15 no.2
• /
• pp.61-66
• /
• 2005

In order to make submicron cell for spin-injection device, lift-off method using Pt stencil and wet etching was chosen. This approach allows batch fabrication of stencil substrate with electron-beam lithography. It simplifies the process between magnetic film stack deposition and final device testing, thus enabling rapid turnaround in sample fabrication. Submicron junctions with size of $200nm{\times}300nm$ and $500nm{\times}500nm$ 500 nm and pseudo spin valve structure of $CoFe(30{\AA})/Cu(100{\AA})/CoFe(120{\AA}$) was deposited into the nanojunctions. MR ratio was 0.8 and $1.1{\%}$, respectively and spin transfer effect was confirmed with critical current of $7.65{\times}10^7A/cm^2$.

• Korean Chemical Engineering Research
• /
• v.49 no.6
• /
• pp.775-780
• /
• 2011

5-cell DMFC stack was fabricated and operated with the load of 4 A for 4000 hrs. After 4000 hrs operation peak power density of the stack reduced by 27.3%. Two of the five cells did now show performance degradation, the performance of other two was reduced by 40% and the performance of the other decreased by 60%. The amount of performance degradation of each cell by long-term operation did not correlate with the position in the stack. Platinum particle size in the anode catalyst layer of the MEA with the strongest degradation increased and the increase was severer on the position of methanol inlet than on the position of methanol outlet. However, platinum particle size in the cathode catalyst layers did not changed for all the MEA'. Ruthenium crossover from the anode catalyst layer to the cathode catalyst layer through the membrane was observed after 4,000 hrs operation by SEM-EDX and it occurred for all MEA' regardless of the degree of performance degradation. Atomic ratio of ruthenium to platinum in the cathode catalyst layer was the highest in the MEA with the strongest performance degradation.

• Information and Communications Magazine
• /
• v.32 no.5
• /
• pp.56-64
• /
• 2015

기회적 간섭 정렬 기술은 사용자 간섭 채널에서 탁월한 이론적 성능을 보이는 간섭 정렬 기술을 다수의 사용자와 기지국, 다수의 안테나가 존재하는 다중 셀 다중안테나 셀룰라 네트워크에 적용하는 기술 중 하나로서 각 셀의 사용자가 증가할수록 이론적인 최적 자유도를 달성하는 기술이다. 기회적 간섭 정렬 기법의 장점은 각 셀 상호 정보의 교환 없이 독립적으로 동작하고 각 사용자는 자신과 연관된 채널 정보(local channel state information, local CSI)만을 요구한다는 것이다. 셀의 크기가 감소하고 기지국 및 사용자 단말의 밀도가 크게 증가할 것으로 예상되는 5세대 이동통신 시스템에서는 각 통신링크간 간섭제어가 매우 중요할 것으로 예상된다. 따라서, 본 논문에서는 5세대 이동통신 시스템에서 핵심적인 역할을 할 것으로 예상되는 기회적 간섭 정렬 기법에 관하여 살펴본다.

• Annual Conference of KIPS
• /
• 2001.10b
• /
• pp.1379-1382
• /
• 2001

본 논문에서는 ATM 망에서의 통합 네트워크 구현을 위한 IP data packet를 처리하기 위한 AAL type5 프로토콜 프로세서를 설계 및 구현하였다. AAL 계층의 중요 기능들은 ITU-T Recommendation 1.363과 1.363.5 에 근거하여 설계하였다. AAL 계층의 주요한 역할은 데이터의 Segmentation 및 셀의 Reassembly를 하는 것으로, Segmentation 과정에서는 상위 계층의 연속적인 데이터를 Segmentation하여 53-byte 크기의 ATM 셀을 구성하는 기능이다. Reassembly 과정에서는 들어오는 셀들을 연속적인 데이터로 만들어 AAL 계층 보다 상위 계층으로 전달하는 것이다. 이 과정에서 셀의 Header 를 확인한 후 crc-32를 통한 오류 검정을 거치게 되며, 데이터에 오류가 있을 경우에는 해당 셀을 버리고 오류가 없을 시에만 상위 계층으로 전달한다. 본 논문에서 구현한 AAL Type 5 프로세서는 향후 모든 Type의 data를 수용하는 칩 개발에 유용할 것으로 사료된다. 본 논문에서 원할한 테스트를 위해 데이터의 loop back 신호 DLB를 사용했다 VHDL 해석기로는 Synopsys 사의 VHDL Analyzer를 사용하였고, Design Compiler로 회로를 합성하였다.

• Annual Conference of KIPS
• /
• 2001.04b
• /
• pp.689-692
• /
• 2001

본 논문에서는 ATM 망에서 CBR(Constant Bit Rate) 트래 픽 전송을 위한 AAL(ATM Adaptation Layer) type 1 프로세서를 설계 및 구현하였다. AAL 계층의 중요 기능들은 ITU-T Recommendations I.362 와 I.363 에 근거하여 설계하였다. AAL 계층의 주요한 역할은 데이터의 Segmentation 및 셀의 Reassembly 를 하는 것으로, Segmentation 과정에서는 상위 계층의 연속적인 데이터를 Segmentation 하여 53-byte 크기의 ATM 셀을 구성하는 기능이다. Reassembly 과정에서는 들어오는 셀들을 연속적인 데이터로 만들어 AAL 계층 보다 상위 계층으로 전달하는 것이다. 이 과정에서 셀의 Header 를 확인한 후 오류 검정을 거치게 되며, 데이터에 오류가 있을 경우에는 해당 셀을 버리고 오류가 없을 시에만 상위 계층으로 전달한다. 본 논문에서 구현한 Simple AAL type1 프로세서는 향후 모든 type 의 AAL 을 수용하는 칩 개발에 유용할 것으로 사료된다.

• Journal of KIISE:Databases
• /
• v.28 no.1
• /
• pp.69-85
• /
• 2001

공간 데이터베이스에서 효율적으로 공간 질의를 처리하기 위해서는 클러스터링을 통해서 이스크 접근 비용을 줄이는 것이 필요하다. 이 논문은 공간 지역성에 기반을 둔 여러 가지 클러스터링 알고리즘을 제안하고 실험을 통해 제안한 클러스터링 알고리즘의 성능을 평가하였다. 이 논문에서 제안하는 클러스터링 알고리즘은 객체 클러스터링 알고리즘과 셀 클러스터링 알고리즘으로 나뉜다. 객체 클러스터링 알고리즘은 정규 준할 공간 색인 구조에서 영역 분할 선과 겹치는 객체들의 저장 위치를 결정하는데 사용된다. 셀 클러스터링 알고리즘은 클러스터를 만들기 위해 정규 분할된 영역들을 그룹화하는데 사용된다. 실험결과 객체 클러스터링 알고리즘에서는 객체간의 거리를 이용한 경우에 대체로 좋은 성능을 보였지만, 버퍼 크기가 커지거나 데이터가 희박한 영역의 질의에 있어서는 알고리즘 별로 성능의 차이는 거의 없었다. 셀 클러스터링 알고리즘에 대한 실험에서는 이 논문에서 제안한 클러스터링 알고리즘은 N-순서화 기법에 의한 클러스터링 알고리즘에 비해 우수한 성능을 보였다. 특히 중복 참조도를 이용한 경우와 셀의 무게 중심간 거리를 이용한 방법이 가장 우수하였다.