• 한국통신학회논문지
• /
• 제15권4호
• /
• pp.331-340
• /
• 1990

통신 프로토콜의 설계에 있어 설계 과정의 단순화와 설계된 프로토콜의 논리적 정당성 입증은 중요한 과제이다. 본 논문에서는 FSM을 이용한 통신 프로토콜 설계 과정 효율화를 위한 합성방법을 제안한다. 통신 프로토콜의 속성 정보를 묵시적으로 표현하여 설계 과정이 단순화되도록 기존의 FSM을 확장시켜 CFSM 을 저의한다. 통신 프로토콜의 설계자는 FSM을 이용하여 오류를 고려하지 않은 한 통신 기계 M 만을 기술하며, 동기화를 보장받는 두 통신 기계 M'과 N'이 합성되며 M'과 N'이 오류 회복 기능을 갖도록 오류 회복용 변환 규칙을 적용하여 최종 프로토콜 EM'과 EN'을 얻는다.

• 사물인터넷융복합논문지
• /
• 제6권3호
• /
• pp.15-20
• /
• 2020

본 논문에서는 사물인터넷 서비스 개발 과정에서 발생할 수 있는 오류에 대한 분석 및 추적, 알림 시스템을 설계하였다. 오류에 대한 세부적인 부가정보(OS, Browser, Device)들을 체계적으로 분석하고 오류가 발생한 상황을 개발자가 인지하도록 하여 시스템의 신뢰성을 강화하였다. 특히 서비스 내에서 오류가 발생한 경우 개발자가 이를 인지하기 어려운 상황을 고려하여 다양한 알림 매체(Email, Slack, SMS)를 통해서 인지할 수 있도록 하였다. 설계 및 개발과정에서 사물인터넷 환경의 특성 상 여러 언어(Typescript, Swift, Android)에 대해 수용할 수 있도록 공용 인터페이스를 고안했으며, 이 인터페이스를 활용하여 모바일, 웹, 데스크톱 어플리케이션 등 여러 사물인터넷 시스템에서 발생한 오류를 수용해서 분석할 수 있다. 또한 각각의 오류 이슈를 통해 집합으로 표현함으로써 개발자가 서비스 개발 시 어떤 이슈가 있는지 쉽게 파악할 수 있으며 대시보드를 통해서 발생한 오류들을 인지할 수 있는 시각화 기능을 제공하였다.

• 정보와 통신
• /
• 제28권9호
• /
• pp.58-68
• /
• 2011

본 고에서는 최근 다양한 분야에서 활용되고 있는 NAND flash 메모리 소자를 위한 오류정정 방식에 대한 동향을 소개하고자 한다. 먼저, NAND flash 메모리의 오류가 발생하는 원인을 소개하고 현재 사용되고 있는 오류정정 부호들의 소개 및 가까운 미래의 NAND flash 메모리에서 예상되는 오류 발생원인 및 이에 대처하기 위해 연구가진행 중인 오류정정 부호설계기술들에 대하여 소개하고자 한다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제34권8호
• /
• pp.708-720
• /
• 2007

메모리 접근연산으로부터 발생되는 프로그램 오류는 C언어로 작성된 테스트 대상 프로그램에서 가장 빈번하게 발생하는 오류이다[1,2]. 기존연구를 통해 이런 문제점을 해결하기 위한 다양한 메모리 오류 자동검출 방법들이 제안되었다. 하지만 기존의 오류검출방법은 테스트 대상 프로그램에 가해지는 부가적인 오버헤드가 매우 크거나 검출할 수 있는 메모리 접근오류의 종류가 제한적이다. 또한 메모리 할당함수의 내부구현에 의존성을 갖고 있기 때문에 플랫폼 간 이식성(portability)이 떨어지는 단점을 갖고 있다. 본 연구에서는 이러한 문제점을 해결하기 위해 새로운 메모리 접근오류 검출기법을 제안하고 테스트 자동화 도구를 설계하였다.

• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2609-2617
• /
• 2009

본 논문은 저장장치 전용 네트워크인 SAN 상에서 운영되는 공유 파일 시스템 $SANique^{TM}$의 개괄적인 설계 방법과 공유 파일 시스템내의 오류노드탐지 및 회복 기법에 대한 방법을 설명한다. SAN 기반공유 파일 시스템의 특징 및 구조를 설명하고 $SANique^{TM}$의 구성요소와 개괄적 설계방법을 기술한다. 또한, 공유 파일 시스템에 참여하고 있는 컴퓨팅 노드의 오류로 인한 서비스 지연 또는 중지를 방지하기 위하여 오류 노드 탐지 및 회복기법을 설명한다. 대규모 컴퓨팅 노드로 구성된 공유 파일 시스템상에서 발생할 수 있는 오류의 종류를 나열하고, 오류로 인한 분할된 서브 그룹들 간의 오류 상황을 상호 탐지 할 수 있는 방법을 설명하고 이를 해결하기 위한 기법을 제안한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2003년도 춘계학술발표논문집 (중)
• /
• pp.827-830
• /
• 2003

오류정정부호는 메모리 시스템 설계, 디지털 데이터 통신 등에 널리 적용된다. 오류정정부호는 원래의 정보에 검사비트를 부여함으로써 설계되며, 이 검사비트를 이용하여 오류를 정정한다. 본 논문에서는 셀룰라 오토마타의 특성행렬을 이용하여 검사비트를 생성하고 수신된 부호어를 복호하는 방법을 제시한다.

• Communications for Statistical Applications and Methods
• /
• 제5권3호
• /
• pp.633-644
• /
• 1998

혼합설계의 교호작용에 대한 F 검정이 유효하려면 다표본 구형성(multisample sphericity) 가정과 다변량 정규분포 가정이 만족되어야 한다. F 검정을 실시하기 위한 가정들이 위반된 조건하에서 혼합설계의 교호작용에 대한 검정법들의 1종오류가 비교되었다. 비교된 검정법들은 (1) F 검정(F), (2) 절사평균을 사용한 F 검정($F_T$)(3)$\varepsilon$-수정 F 검정($\varepsilon)$(4) 절사평균을 사용한 $\varepsilon$-수정 F 검정$(\varepsilon_T$) (5) CIGA검정(CIGA), (6) 절사평균을 사용한 CIGA검정($CIGA_T$)이었다. 결과는 CIGA와 $CIGA_T$는 1종오류를 대체로 잘 관리하나, F검정들과 ($\varepsilon$)검정들은 일부 조건에서 아주 작은 1종오류나 아주 큰 1종오류를 갖는 것으로 나타났다.

• 한국통신학회논문지
• /
• 제36권1C호
• /
• pp.8-13
• /
• 2011

본 논문에선 리드 솔로몬 복호기의 2개의 8빗트 심볼 오류정정회로의 에러위치추척기에 대한 새로운 설계법을 제시한다. 본 설계법을 통해 기존보다 빠르고 훨씬 회로량이 줄어든 적화된 2개의 8 빗트심볼 오류위치 축적기를 설계할 수 있었다. 이 리드솔로몬 복호기는 거의 모든 디지털 통신 및 가전기기의 데이터 보존장치로 사용되질 수 있다. 특히 8빗트 동작을 4빗트 동작으로 분화시켜 북호기의 최적화를 이뤘다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2001년도 춘계학술발표논문집 (하)
• /
• pp.1205-1208
• /
• 2001

인터리빙은 부호화된 메시지를 전송채널을 통하여 전송하기 전에 이루어지는 시간 다이버시티 기능으로 전송채널에서 일어나는 전송메시지에 대한 연집 오류를 시간적으로 확산시켜 산란오류로 분포시키는 기능을 수행한다. 따라서 복호기에서는 산란오류에 대하여 오류정정을 하게 되어 전송 데이터의 신호품질을 향상시킨다. 본 논문에서는 부 복호기에서 인터리빙 디인터리빙을 수행하는 블록, 대각, 랜덤 인터리버 설계방법을 제시하고 블록, 제안된 블록, 랜덤 인터리버 디인터리버를 VHDL언어로 설계 및 검증한다.

• 대한전자공학회논문지SD
• /
• 제41권3호
• /
• pp.8-8
• /
• 2004

본 논문에서는 새로운 interpolation-2 방식의 비교기 구조를 제안하여 칩 면적과 전력 소모를 줄이며 오류정정 회로를 내장하는 6-비트 70㎒ ADC를 설계하였다. Interpolation 비교기를 적용하지 않은 flash ADC의 경우 2n개의 저항과 2n -1개의 비교기가 사용되며 이는 저항의 수와 비교기의 수에 비례하여 많은 전력과 큰 면적을 필요로 하고 있다. 또한, interpolation-4 비교기를 적용한 flash ADC는 면적은 작으나 단조도, SNR, INL, DNL 특성이 떨어진다는 단점이 있었다. 본 논문에서 설계한 interpolation-2 방식의 ADC는 저항, 비교기, 앰프, 래치, 오류정정 회로, 온도계코드 디텍터와 인코더로 구성되며, 32개의 저항과 31개의 비교기를 사용하였다. 제안된 회로는 0.18㎛ CMOS 공정으로 제작되어 3.3V에서 40mW의 전력소모로 interpolation 비교기를 적용하지 않은 flash ADC에 비해 50% 개선되었으며, 칩 면적도 20% 감소되었다. 또한 노이즈에 강한 오류정정 회로가 사용되어 interpolation-4 비교기를 적용한 flash ADC 에 비해 SNR이 75% 개선된 결과를 얻었다.