• Title/Summary/Keyword: 설계순서

Search Result 695, Processing Time 0.033 seconds

Design & Implementation of Extractor for Design Sequence of DB tables using Data Flow Diagrams (자료흐름도를 사용한 테이블 설계순서 추출기의 설계 및 구현)

  • Lim, Eun-Ki
    • Journal of Korea Society of Industrial Information Systems
    • /
    • v.17 no.3
    • /
    • pp.43-49
    • /
    • 2012
  • Information obtained from DFD(Data Flow Diagram) are very important in system maintenance, because most legacy systems are analyzed using DFD in structured analysis. In our thesis, we design and implement an extractor for design sequence of database tables using DFD. Our extractor gets DFDs as input data, transform them into a directed graph, and extract design sequence of DB tables. We show practicality of our extractor by applying it to a s/w system in operation.

Design and Implement Index Sequence Relation Information Model Using Pattern-In Repository (패턴정보저장소를 이용한 인덱스 순서관계정보모델 설계 및 구현)

  • Sun, Su-Kyun
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2004.05a
    • /
    • pp.597-600
    • /
    • 2004
  • 최근에는 웹 환경에 적합한 개방형과 컴포넌트들을 효율적으로 분류하고 추출하는 방법이 연구되고 있다. 본 논문은 개발환경에서 생성되는 산출물들 중 디자인패턴을 통합 관리하고, 추출, 검색하여 관리해 주는 인덱스순서관계정보모델을 설계 구현한다. 이 제안의 장점은 "인덱스 순서관계정보"로 클래스들 사이의 관련된 여러 관계정보를 UML 설계방법에 적응할 수 있는 구조로 변형할 수 있다. 두 번째 장점은 개발자가 인덱스 순서관계 정보에서 제공하는 정보를 가지고 관계정보를 쉽게 파악할 수 있으며, 디자인 패턴을 쉽게 추출함으로서 개발자는 설계정보에 쉽게 적용할 수 있다. 따라서 본 논문에서는 검색시간과 추출의 효율성을 입증하기 위해 시뮬레이션을 실시하여 향상된 기능을 입증하였다. 이 모델은 급변하는 소프트웨어 산업에 능동적으로 대체와 소프트웨어 개발에 시간을 단축함으로써 현존하는 다양한 디자인 패턴들을 최소한의 코드 수정을 통하여 재설계 함으로써 소프트웨어 개발 경제성을 높이는 데 있다.

  • PDF

데이타 코드 생성 지원 전문가 시스템의 설계

  • 박대하;정인기;백두권
    • Proceedings of the Korean Operations and Management Science Society Conference
    • /
    • 1993.04a
    • /
    • pp.265-274
    • /
    • 1993
  • 정보화 사회에서 대량으로 생산된 데이타 코드들은 일관된 설계 원칙없이 필요할 때마다 만들어 사용함으로써 정보의 중복 저장 및 정보교환에 있어서의 변환 작업등으로 인한 경비의 소요가 상당한 실정이다. 이러한 문제점에 대한 해결책으로 본 논문에서는 데이타코드 설계자가 일관성있게 데이타코드를 생성할 수 있도록 도와주는 데이타 코드 생성 지원 전문가 시스템의 설계에 관하여 연구하였다. 불완전 영역 설계를 위한 지식 획득과 표현에 적합한 전문가 시스템 쉘인 GUESS(Guideline Underlying Expert system Shell)를 설계하였다. GUESS는 전문가 시스템을 설계 지원 도구로 사용하는 사용자에게 기존에 작성된 적절한 설계 용례를 선택의 기준으로 제공하며, 유연성 있는 작업 지침들을 규칙으로 포함하고 있다. GUESS는 Prolog언어를 기반으로 한 추론기관과 설계지침을 포함하는 정적지식, 외부 데이타베이스를 연결한 동적 정보, 설계 세부방법을 담고 있는 부가도구들로 구성된다. GUESS/DCG는 데이타 코드 생성을 지원하기 위하여 데이타 코드의 유형과 선택기준 및 설계원리를 정적지식으로 가지며, 이를 경험적으로 탐색하는 추론 기관 및 사용자인 데이타 코드 설계자와 적절한 대화식 접근을 가능하게 하는 설명부분과 대화 인터페이스를 GUESS를 바탕으로 구현한 것이다. 특히 동적 정보의 적절한 이용과 데이타 코드의 통합된 저장, 일관성 있는 운영을 보장하기 위하여 개발중인 데이타 코드 관리시스템과의 인터페이스 부분을 추가하여 기존에 운영되고 있는 데이타 코드의 참고와 호환성, 확장성을 유지하였다. 이 시스템은 데이타 코드 관리시스템에 일관된 생성 수단을 제공하는것 외에도, 각 기관에서 대량으로 작성되는 데이타 코드를 유지, 보수하는 작업에도 큰 기여를 할 것이다.지의 선택작업이 행해지는 경우에 촛점을 맞추었다. 그리하여 다작업장의 휴리스틱에 의거한 작업순서 결정을 위해 우선 BB의 상한을 구하는 연구를 행했다. 이를 위해 우선 단일작업장에서 야기될 수 있는 모든 상황을 고려한 최적 작업순서 결정규칙을 연구했으며, 이의 증명을 위해 이 규칙에 의거했을 때의 보완작업량이 최소가 된다는 것을 밝혔다. 보완작업 계산의 효율성을 제고하기 위해 과부하(violation)개념을 도입하였으며, 작업유형이 증가된 상황에서도 과부하 개념이 보완작업량을 충분히 반영할 수 있음을 밝혔다. 본 연구에서 제시한 최적 작업순서 규칙에 의거했을 때 야기될 수 있는 여러가지 경우의 과부하를 모두 계산했다. 앞에서 개발된 단일작업량의 최적 작업순서 결정규칙을 이용하여 다작업장의 문제를 실험했다. 이 문제는 규모가 매우 크므로 Branch & Bound를 이용하였으며, 각 가지에서 과부하량이 최적인 경우만을 고려하는 휴리스틱을 택하여 실험자료를 이용하여 여러 회 반복실험을 행했다. 그리고 본 연구의 성과를 측정하기 위해 휴리스틱 기법시 소요되는 평균 CPU time 범위에서, 랜덤 작업순서에 따른 작업할당을 반복실험하여 이중 가장 좋은 해와 비교했다. 그러나 앞으로 다작업장 문제를 다룰 때, 각 작업장 작업순서들의 상관관계를 고려하여 보다 개선된 해를 구하기 위한 연구가 요구된다. 또한, 준비작업비용을 발생시키는 작업장의 작업순서결정에 대해서도 연구를 행하여, 보완작업비용과 준비비용을 고려한 GMMAL 작업순서문제를 해결하기 위한 연구가 수행되어야 할 것이다.로 이루어 져야 할 것이다.태를 보다 효율적으로 증진시킬 수 있는 대안이 마련되어져야 한다고 사료된다.$\ulcorner$순응$\lrcorner$의 범위를 벗어나지 않는다. 그렇기 때문에도

  • PDF

Task-Sequencing Design for the FMC Transfer Robot Using Traveling Salesman Problem (외판원 문제(TSP)를 이용한 FMC 반송 로봇의 작업순서 설계)

  • Kim, Woo-Kyun;Lee, Hong-Chul
    • Proceedings of the KAIS Fall Conference
    • /
    • 2009.12a
    • /
    • pp.574-577
    • /
    • 2009
  • 본 논문은 외판원 문제(TSP: Traveling Salesman Problem)를 이용하여 로봇중심의 FMC(Flexible Manufacturing Cell)에서 반송 로봇의 작업순서를 설계하는 방법을 제시하였다. 이를 위해, 먼저 다수의 설비와 반송 로봇으로 구성된 대표적인 로봇 중심의 FMC를 가상으로 설계한 후, 실험계획법을 이용하여 다양한 조건에서의 주요 반응변수들의 인과관계를 규명하였다. 실험결과, 처리량, 반송로봇의가동률, 그리고 Buffer의 평균 대기 작업물의 수가 주요 반응변수들로 선정되었으며, 이를 기반으로 순서기반 조합최적화 문제인 TSP로 로봇 작업순서를 설계하였다. 제안한 방법과 기존의 방법을 비교하기 위해서 시뮬레이션을 수행 한 결과 제안된 TSP 방법이 기존의 방법 보다 반송 로봇의 교착 (Deadlock) 상태를 방지하여 처리량 등 주요 반응변수들 모두를 향상 시키는 결과를 가져왔다. 더불어,이 방법은 본 연구에서 제시한 FMC 뿐 아니라 반도체나 LCD(Liquid Crystal Display) 생산 공정과 같이 반송 로봇에 의해 구성되어 있는 장치 산업분야에 적용가능하다는 측면에서 큰 효과가 기대된다.

  • PDF

Design of Random Binary Sequence Generator using the Chaotic Map (혼돈맵을 사용한 난수성 2진 순서발생기의 설계)

  • Park, Kwang-Hyeon;Baek, Seung-Jae
    • The Journal of the Korea Contents Association
    • /
    • v.8 no.7
    • /
    • pp.53-57
    • /
    • 2008
  • The discretized saw-tooth map with the 16-bit finite precision which is one of the 1-dimensional chaotic maps is designed, and the circuit of chaotic binary sequence generator using the discretized saw-tooth map is presented also in this brief. The real implementation of designed chaotic map is accomplished by connecting the input and output lines exactly according to the simplified Boolean functions of output variables obtained from truth table which is discretized. The random binary output sequences generated by mLFSR generator were used for the inputs of descretized saw-tooth map, and, by the descretized map, chaotic binary sequence which has more long period of 16 times minimally is generated as a results.

Design of The State machine using the Saw-Tooth Map (톱니맵을 이용한 상태머신의 설계)

  • Seo, Yong-Won;Seo, Eun-Mi;Park, Kwang-Hyeon;Awouda, Ala Eldin Abdallah
    • Proceedings of the KIEE Conference
    • /
    • 2009.07a
    • /
    • pp.1937_1938
    • /
    • 2009
  • 이 논문에서는 1차원 혼돈맵들 중의 하나인 톱니맵을 8비트의 유한정밀도로 이산화시켜 설계하였고, 이 이산화된 톱니맵을 사용한 혼돈 2진 순서 발생기의 회로도도 제시하였다. 설계된 혼돈맵의 실제 구현은 이산화된 진리표로부터 얻어진 출력변수의 간략화된 부울함수에 따른 입력선과 출력선들의 정확한 연결만에 의해 실현하였다. 최대길이를 발생시키는 선형궤환시프트레지스터(mLFSR)에 의해 발생되는 난수성 2진 출력 순서들을 이산화된 톱니맵의 입력순서로 사용함으로써 결과적으로 최소 8배 더 긴 주기를 갖는 혼돈 2진 순서들을 발생시켰다.

  • PDF

Safety Enhanced Signal Phase Sequence Design of a Rotary with Five Leg Intersection (5지 신호교차로에서의 안전을 고려한 신호현시 설계)

  • 박재완;김진태;장명순
    • Journal of Korean Society of Transportation
    • /
    • v.20 no.7
    • /
    • pp.23-29
    • /
    • 2002
  • Five and more leg intersections have been still in operation in many urban areas. The number of conflicts in five leg intersection is more than four leg intersection. The signal timing design in the five leg intersection should be performed not only to reduce delay but also to increase safety. This paper suggests safety enhanced signal phase sequence design of a rotary with five leg intersection such as phase sequence minimizing the number of conflict points at the rotary with five leg intersections and the phase-length-design procedure by utilizing the Traffic Network Study Tool(TRANSYT). Field data was collected from Gonguptap five leg intersection in Ulsan and TRANSYT-7F was applied for signal timing design model. Optimal signal phase length and sequence of TRANSYT-7F is rearranged based on the Principal of "two moving traffic flows per phase". In conclusion, proposed signal phase design increased delay by 6.2% compared with the optimal signal phase of TRANSYT-7F. However, it could decrease the number of conflict in the five leg intersection by 61.5%.

How to apply flowchart for block programming language learning: solve entry missions (블록형 프로그래밍 언어 학습을 위한 순서도 적용 방안: 엔트리 미션 해결하기)

  • Kim, Eur-Ji;Lee, Tae-Wuk
    • Proceedings of The KACE
    • /
    • 2017.08a
    • /
    • pp.21-24
    • /
    • 2017
  • 본 논문에서는 초동학생의 기초 알고리즘 개념 습득 및 프로그래밍 능력 함양을 위한 순서도 적용 방안을 제안한다. 컴퓨팅 사고력 함양을 위해서는 프로그래밍 전에 알고리즘을 설계하는 단계가 포함되어야 하며, 초등학생의 프로그래밍 교육은 블록형 프로그래밍 언어를 사용할 것을 권장한다. 알고리즘 설계에 순서도를 활용하는 것이 효과적이나, 블록형 프로그래밍 언어의 특성상 순서도의 기본 기호로만 블록을 표현하기에는 어려운 부분이 있다. 따라서 본 연구에서 반복구조와 선택구조를 중심으로 블록을 순서도로 표현하는 방법을 제안하고자 한다.

  • PDF

Physical Design Flow & Verification of DVB Compliant Satellite Receiver Chip (디지털 비디오 방송 컴플라이언트 위성 수신 칩의 Physical 설계 및 검증)

  • 신수경;최영식
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2001.05a
    • /
    • pp.345-348
    • /
    • 2001
  • The paper describes the physical design flow & verification of Digital Video Broadcasting(DVB) compliant satellite receiver chip. It includes problems and issues of earth design flow, verification process for physical layout.

  • PDF

An Analysis and Design on the Anchorage of PSC Box Girder (PSC Box Girder 정착부의 해석 및 설계)

  • Im, Jung-Soun;Bahang, Yun-Suk;Lee, Soo-Keun
    • Journal of the Korean Society of Hazard Mitigation
    • /
    • v.1 no.2 s.2
    • /
    • pp.103-114
    • /
    • 2001
  • As the results of comparison with several anchorage design methods of PSC box girder, stress superposition effect by the order of prestressing force can't be considered in the case of multi-anchorage design with existing design methods. In anchorage design by 3-D finite element analysis, estimation of stress concentration region and stress flow are correctly defined, but the estimation of sectional forces in anchorage is very complicated. In the case of anchorage design by strut-tie model method, the stress superposition effect can be considered and sectional forces in anchorage are easily calculated. Therefore, strut-tie model method is remarkably suitable to anchorage design if geometrical conditions of the truss members are carefully considered.

  • PDF