• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.295-295
• /
• 2011

전하 저장 층으로 사용된 산화막-실리콘-산화막의 경우 낮은 전압에서 큰 메모리 윈도우를 가짐으로써 비휘발성 메모리에의 가능성을 확인시켜줬다. 하지만, 나쁜 전하지속시간 특성으로 인한 문제점이 있다. 따라서 이를 개선시키기 위하여 터널링 층의 두께를 증가시키고 산화막-실리콘-산화막-실리콘-산화막의 다층 구조를 이용하여 메모리 윈도우 특성의 향상 뿐만 아니라, 전하지속시간 역시 향상 시켰다. 이를 통해 산화막-실리콘-산화막-실리콘-산화막 구조의 비휘발성 메모리를 SOP 디스플레이에 적용할 수 있을 것으로 기대한다.

• 한국결정성장학회지
• /
• 제8권3호
• /
• pp.424-430
• /
• 1998

MONOS(metal-oxide-nitride-oxide-semicondutor) EEPROM에 응용하기 위한 얇은 ONO 유전층의 막 특성을 AES, SIMS, TEM 및 AFM을 이용하여 조사하였다. 터널링 산화막, 질화막, 블로킹 산화막의 두께를 각각 달리하여 ONO 박막을 제작하였다. 터널링 산화막 위에 LPCVD방법으로 질화막을 증착하는 동안 얇은 터널링 산화막이 질화되었으며, 질화막 위에 블로킹 산화막을 형성할 때, 산소가 질화막 표면을 산화시킬 뿐만 아니라 질화막을 지나 확산되었다. ONO 박막은 $SiO_2$(블로킹 산화막)/O-rich SiOxNy(계면)/N-rich iOxNy(질화막)/O-rich SiOxNy(터널링 산화막)으로 이루어졌다. SiON상은 주로 터널링 산화막과 질화막, 질화막과 블로킹 산화막 계면에 분포하였으며, $Si_2NO$상은 각 계면의 질화막 쪽과 터널링 산화막 내에 분포하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.294-294
• /
• 2011

비정질 인듐-갈륨-아연 산화막은 저온 공정 및 높은 투과도의 가능성으로 인해 플라스틱 기판과 같은 플렉서블 디스플레이에 적합한 물질이다. 이번 연구에서 비정질 인듐-갈륨-아연 산화막을 비휘발성 메모리에 채널 영역으로 응용하였다. 비휘발성 메모리의 경우 전하 저장 영역으로 가장 널리 이용되는 실리콘 질화막이 아닌 실리콘 산화막을 이용하여 산화막/산화막/산화막의 구조를 이용하였다. +8V의 낮은 프로그래밍 전압에서 2V 이상의 메모리 윈도우를 얻을 수 있었다. 이를 통해 비정질 인듐-갈륨-아연 산화막을 비휘발성 메모리에 적용할 수 있는 가능성이 있다.

• 한국진공학회지
• /
• 제4권3호
• /
• pp.293-300
• /
• 1995

p-doped poly-Si/SiO2/Si 기판위에 저압 화학증착법(LPCVD)으로 증착한 텅스텐 실리사이드(WS2.7)막을$ 850^{\circ}C$에서 20분 동안 N2 분위기에서 열처리한 후에 건식 분위기에서 열산화하였다. 다결정 실리콘의 인도핑(doping)레벨에 따른 텅스텐 폴리사이드(WSi2.5/poly-Si)막의 산화 성장률과 텅스텐 폴리사이드막의 산화 메카니즘에 대하여 연구하였다. 텅스텐 폴리사이드막의 산화 성장률은 다결정 실리콘의 인(p) 도핑 레벨이 증가함에 따라 증가하였다. 텅스텐 폴리사이드막의 산화는 텅스텐 실리사이드층의 과잉(excess)Si가 초기 산화과정 동안 소모된 후에 다결정 실리콘층의 Si가 소모되었다. 산화막과 산화막을 식각(etching)한 후에 텅스텐 실리사이드막의 표면 거칠기는 다결정 실리？의 인 농도가 적을수록 평탄하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.317-317
• /
• 2016

이 연구에서는 산화막/산화막/산화막 적층구조의 블로킹산화막/전하저장층/터널링산화막과 InSnZnO를 채널층으로 이용한 비휘발성 메모리 (NVM) 소자의 메모리 특성을 확인하였다. NVM 소자의 기본 전기적 특성의 경우 $19.8cm2/V{\cdot}s$의 높은 전계효과 이동도, 0.09V의 낮은 문턱전압, 0.127 V/dec의 낮은 기울기 및 $1.47{\times}107$의 높은 전류점멸비를 나타내었다. 또한, InSnZnO의 경우 가시광영역에서 85% 이상의 투과도를 가짐을 확인하였다. NVM소자의 경우, +12V의 Programming과 1ms의 Programming duration time에서 104s 이후 86%이상의, 그리고 10년 후 67% 이상의 우수한 전하보유시간 특성을 나타내었다. 이를 통해 투명플렉서블 메모리 시스템에 산화막/산화막/산화막 적층구조의 InSnZnO NVM소자의 응용 가능성이 높다고 판단한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.108-108
• /
• 2011

최근 에너지 위기와 환경 규제 강화 및 친환경, 녹색성장 등의 이슈가 대두되면서 에너지 절감과 환경보호 분야에 그린 전력반도체 수요가 날로 증가되고 있다. 이러한 그린 전력반도체는 휴대용컴퓨터, 이동통신기기, 휴대폰, 조명, 자동차, 전동자전거, LED조명 등 다양한 종류의 전력소자들이 사용되고 있으며, 전력소자의 수요증가는 IT, NT, BT 등의 융복합기술의 발달로 새로운 분야에 전력소자의 수요로 창출되고 있다. 특히 환경오염을 줄이기 위한 고전압 대전류 전력소자의 에너지 효율을 높이는 연구 개발이 활발히 진행되고 있다. 종래의 전력소자는 평면형의 LDMOS나 VDMOS 기술을 이용한 소전류 주로 제작되어 수십 암페어의 필요한 대전류용으로 사용이 불가능하다. 반면 수직형 전력소자인 트렌치를 이용한 power 소자는 집적도를 증가 시킬 수 있을 뿐만 아니라 대전류 고전압 소자 제작에 유리하다. 특히 평면형 소자에 비해 약 30%이상 칩 면적을 줄일 수 있을 뿐만 아니라 평면형에 비해 on-저항을 낮출 수 있기 때문에 수요가 날로 증가하고 있다. 트렌치 게이트 power MOS의 중요한 게이트 산화막 형성 기술은 트렌치 내부에 균일한 두께의 산화막 형성과 높은 신뢰성을 갖는 게이트 산화막 형성이 매우 중요하다. 본 연구에서는 전력소자를 제조하기 위해 트렌치 기술을 이용하여 수직형 전력소자를 제작하였다. 트렌치형 전력소자는 게이트 산화막을 균일하게 형성하는 것이 매우 중요한 기술이다. 종래의 수평형 소자 제조시 게이트 산화막 형성 후 산화막 두께가 매우 균일하게 성장되지만, 수직형 트렌치 게이트 산화막은 트렌치 내부벽의 결정구조가 다르기 때문에 $1000^{\circ}C$에서 열산화막 성장시 결정구조와 결정면에 따라 약 35% 이상 열산화막 두께가 차이가 난다. 본 연구는 이러한 문제점을 해결하기 위해 트렌치를 형성한 후 트렌치 내부의 결정구조를 변화 및 산화막의 종류와 산화막 형성 방법을 다르게 하여 균일한 게이트 산화막을 성장시켜 산화막의 두께 균일도를 향상시켰다. 그 결과 고밀도의 트렌치 게이트 셀을 제작하여 제작된 트렌치 내부에 동일한 두께의 게이트 산화막을 여러 종류로 산화막을 성장시킨 후 성장된 트렌치 내벽의 산화막의 두께 균일도와 게이트 산화막의 항복전압을 측정한 결과 약 25% 이상 높은 신뢰성을 갖는 게이트 산화막을 형성 할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1999년도 춘계학술대회 논문집
• /
• pp.477-480
• /
• 1999

III-V족 화합물 반도체인 p-CaP의 자연산화막윽 30% $H_2O$$_2$용액 내에서 화학적인 이온반응을 통한 전기분해의 원리를 이용한 양극산화방법으로 형성하여 그 성장률과 광학적성질을 조사하였다. GaP자연산화막의 형성은 산소의 확산과정으로 이루어지며, 양측산화 막의 두께는 산화시간과 인가전압에 대하 여 선형적으로 비례하여 증가하였다. 자연산화막의 표면은 전자현미경으로 산화막의 두게는 파장이 6328$\AA$인 Ellipsometer를 사용하여 측정하였다. 광학적 성질은 적외선 영역에서의 광흡수 특성은 퓨리에 적외선 분광기로 측정하였으며 XRD 로 전압과 시간에 따른 산화막에 조성과 결정면을 알아보았다. 산화막의 형성방법과 형성조건에 따른 GaP 자연산화막의 절연막으로 이용하여 산화막에 조성에 따른 MOS 다이오드로서의 이용 가능성을 조사하였다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.154-155
• /
• 2008

대전류용 전력소자를 제조하기 위해 고밀도 트렌치를 형성하여 이들을 병렬로 연결시켜 트렌치 게이트 NMOSFET를 제작하였다. 고밀도 트렌치 소자를 제작한 후 케이트 산화막 두께에 따른 전류-전압 특성을 분석하였다. 트렌치 측벽의 게이트 산화막 두께는 트렌치 측벽의 결정방황에 따라 산화막 두께가 다르게 성장된다. 특히 게이트 산화막 두께의 균일도가 나쁘거나 두꺼울수록 케이트 전류-전압 특성은 다르게 나타난다. 트렌치 형상에 따라 측벽의 산화막 두께가 불균일하거나 혹은 코너 부분의 산화막이 두께가 앓게 증착됨을 알 수 있었다. 이는 트렌치 측벽의 결정방향에 따라 산화막 성장 두께가 다르기 때문이다. 이러한 산화막 두께의 균일도를 향상시키기 위해 트렌치 코너 형상을 개선하여 트렌치 측벽의 게이트 산화막의 두께 균일도를 높였으며, 그 결과 소자의 전기적 특성이 개선되었다.

• 한국표면공학회:학술대회논문집
• /
• 한국표면공학회 2014년도 추계학술대회 논문집
• /
• pp.98-99
• /
• 2014

질산산화법(nitric acid oxidation method)은 저온에서 안정적인 산화막을 형성하는 직접산화공정으로 azeotropic point(68 wt%)인 120도 이하의 온도에서 산화막을 형성한다. 120도에서 형성한 질산산화막은 CVD법으로 형성한 산화막 보다 낮은 누설전류밀도(leakage current density)를 나타낸다. 또한 질산의 농도가 증가함에 따라 형성한 산화막의 누설전류밀도가 감소하며, 이는 열산화법으로 형성한 산화막 보다 낮다. 질산산화의 낮은 누설전류밀도는 형성한 산화막의 높은 원자 밀도와 낮은 계면준위밀도에 의한 것으로 이 특성을 이용하여 게이트 절연막(gate insulator)과 태양전지의 passivation막으로 응용되고 있다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권1호
• /
• pp.55-62
• /
• 1993

수소 관련된 species를 포함하지 않고 자기제한특성으로 초박막 성장을 용이하게 제어할 수 있는 N$_{2}$O 가스 분위기에서 실리콘의 산화는 질화된 산화막의 재산화공정 보다 훨씬 간단한 공정이다. N$_{2}$O산화로 형성된 Si-SiO$_{2}$ 계면에서 nitrogen-rich층은 산화막 구조를 강화할 뿐만 아니라 게이트 유전체의 질을 개선하고 산화율을 감소시키는 산화제의 확산 장벽으로 작용한다. 초박막 oxynitride 게이트 유전체가 종래의 열산화 방법으로 제작되었고 oxynitride막의 특성이 AES와 I-V 특성 측정의 결과를 분석하여 연구하였다.