• Journal of Korea Multimedia Society
• /
• v.10 no.5
• /
• pp.623-630
• /
• 2007

With the development in IT technology and with growing demands of users, a ubiquitous environment is being made. Because of individuals identification is important in ubiquitous environment, RFID, a technology used frequently. RFID, a technology that radio frequency identification, reader send signer, then tag provide user information. RFID has various strengths, such as high recognition rates, quick recognition speed, but Eavesdropping is possible and problem that user information is revealed happens. To solve this, study is proceeded with activity, but, because of low-cost passive tag is limited operation capability, usually used hash function and random number. Also updates value that is used to present session and uses in next session. Therefore, this scheme protects user privacy using random number. And this sheme can offer synchronization by creating variable value without updating value.

• Journal of KIISE:Computer Systems and Theory
• /
• v.27 no.5
• /
• pp.485-495
• /
• 2000

The parallel computer system that uses parallel program on the application such as a large scale business or complex operation is required. One of crucial operation of parallel computer system is synchronization. A representative method of synchronization is barrier synchronization. A barrier forces all process to wait until all the process reach the barrier and then releases all of the processes. There are software schemes, hardware scheme, or combinations of these mechanism to achieve barrier synchronization which tends to use hardware scheme. Besides, barrier synchronization lets parallel computer system fast because it has fewer start-up overhead. In this paper, we propose a new switch module that can implement fast and fault-tolerant barrier synchronization in hardware scheme. A proposed barrier synchronization is operated not in full-switch-driven method but in processor-driven method. An effective barrier synchronization is executed with inexpensive hardware supports. Therefore, a new proposed hardware barrier synchronization is designed that it is operated in arbitrary network topology. In this paper, we only show comparison of barrier synchronization on Multistage Interconnection Network. This research results in 24.6-24.8% reduced average delay. Through this result, we can expect lower average delay in irregular network.

• Proceedings of the IEEK Conference
• /
• 2000.09a
• /
• pp.475-478
• /
• 2000

제 3세대 이동통신 IMT-2000의 상용화를 앞두고 세계의 관심이 고조되고 있는 가운데 미국의 cdma2000진영과 유럽, 일본의 WCDMA 진영에서 각각 다른 표준안을 가지고 세계시장 선점을 위한 치열한 경쟁을 벌이고 있다 특히 WCDMA 방식은 미국의 군사위성에 의해 셀(cell)간의 동기를 맞추는 cdma2000 방식에 비해 군사위성을 필요치 않고, 혼합화 코드(scrambling code)에 의해 셀을 식별하게 되므로 셀 식별에 있어 많은 시간을 소비하게 된다. 따라서 본 논문에서는WCDMA방식의 표준화 기구인 3GPP(3rd generation partnership project)에서 규정한 3단계 셀 탐색방법의 이차동기 패널구조의 개선을 통한 빠른 셀 탐색 방법을 제시한다.

• Spatial Information Research
• /
• v.14 no.4 s.39
• /
• pp.379-389
• /
• 2006

Map databases for CNS (Car Navigation System) can be accessed quickly and compressed efficiently due to that these are usually recorded as in a PSF (Physical Storage Format). However, it is difficult to create and manage data storage based on a file-system. To solve these problems, DBMS needs to be combined with spatial data management. Therefore, we developed an embedded DBMS with which to store data and conduct quick searches in CNS. Spatial data could be easily managed and accessed using the compression method, Multi-Link, spatial index, and spatial division. In the result, the proposed embedded DBMS searched quickly and stably supported data management. If synchronization is applied in DBMS, it is expected to utilize the advantages of an embedded DBMS.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.44 no.3
• /
• pp.266-273
• /
• 2016

In this paper, we propose the signal processing techniques for the command link receiver mounted to aircrafts flying at a high speed. In order to acquire the various information transmitted from ground through radio frequency links, the wide received signal range must be guaranteed as well as the carrier synchronization and symbol synchronization be performed correctly within short pulse sections. After the synchronization step, we should be able to achieve theoretical performance of the modulation and demodulation scheme applied as deciding bit and symbol at the time appointed. By test results, we make sure that the proposed signal processing techniques can be effectively applied command link receiver mounted to aircrafts.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07b
• /
• pp.103-105
• /
• 2005

공공 부문이나 대기업에서 운영하는 웹 사이트의 규모가 커지면서 분야별로 사이트가 나누어지게 되는데, 사이트를 이동할 때 마다 로그인을 다시 해야 하는 불편이 있다. 따라서 최근 이용자들의 불편을 줄이기 위하여 SSO (Single Sing-On) 통합인증 체제를 도입하는 사례가 늘고 있다. 통합 인증 시스템을 구축하면서 다수 웹 사이트의 회원을 통합하고 이에 대한 회원 정보 DB를 구축하여야 하는데, 빠른 인증서비스를 위해서 LDAP(Lightweight Directory Access Protocol)를 사용하는 것이 일반적이다. 이때 회원정보 DB와 LDAP의 정보에 대한 동기화 문제와 웹 사이트를 통한 회원가입과 동시에 적용되어야 하는 요구사항을 만족시키기 위해 본 논문에서는 회원 정보 DB와 LDAP의 정보 사이의 동기화 방법을 제안하고 구현하여 그 성능을 분석하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.10a
• /
• pp.325-328
• /
• 2003

This paper is studied about the DC motor synchronization control for robot driving DC motor where is located in long distance place. The DC motors are received the speed order through internet with realtime. We designed the PID controller that related to PWM voltage and revolution given by 80C196KC $\mu$-Processor to move DC motors, so two motors were synchronized quickly about the order of random speed or location by PID controller. Furthermore, we controlled motors with realtime through internet by using lava platform that had a excellent compatibility, and monitored the speed of two motors.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.494-499
• /
• 2008

임베디드 시스템이 주목받으면서 개발상의 편의를 위해 시스템 시뮬레이터가 다양한 용도로 사용되고 있다. 시스템이 복잡해지고 소프트웨어의 규모가 커지면서 이러한 시스템 시뮬레이터들에 있어 그 성능은 매우 중요한 이슈가 되고 있는데, 본 논문에서는 공유 메모리를 사용하여 통신하는 다중 프로세서 시스템에서 동기화 횟수를 줄이는 방법을 제안하고 이를 기반으로 한 다중 프로세서 시스템 시뮬레이터를 개발하였다. 이 시뮬레이터는 프로세서 시뮬레이터의 내부를 크게 고치지 않고 공유 메모리 접근만을 가로채 동작이 가능하므로 쉽게 다양한 종류의 프로세서를 연결할 수 있는 확장성 역시 가지고 있다. 제안하는 동기화 기법과 개발된 시뮬레이터는 7개의 프로세서를 사용하여 동작하는 JPEG 인코더 예제의 구동을 통해 테스트되었으며, 이를 통해 인과율을 깨뜨리지 않고도 빠른 시뮬레이션이 가능함을 확인할 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2000.05a
• /
• pp.226-230
• /
• 2000

In this paper, we implemented the QPSK demodulator with a CPLD chip, and examined the results. DD(Decision Directed)-Gardner algorithm is used for STR loop and Decision-Directed algorithm is used for CPR loop. The speed of the QPSK demodulator implemented in FLEX10K chip can be guaranteed approximately 2[Mbpsl] transmission speed. In practical designed by ASIC, the speed is faster than that of CPLD by 5-6 times.

• Proceedings of the IEEK Conference
• /
• 1998.10a
• /
• pp.879-882
• /
• 1998

현재 보안 시스템으로 가장 많이 쓰이고 있는 것 중에 하나가 여러 지역의 카메라로부터 영상 신호를 받아서 하나의 모니터에 여러 영상을 분할 해서 보여주는 시스템이다. 이 시스템의 기능 중에서 가장 중요한 것은 각 지역의 영상을 실시간으로 처리해줄 수 있어야 하는데, 이를 위해서는 영상 데이터를 놓치지 않고 모두 메모리에 저장할 수 있어야 한다. 본 논문에서는 4개의 영상을 하나의 화면으로 4분할 하여 출력하기 위한 시스템을 FPGA를 사용하여 구현했다. 일반적으로 화면 분할하는 시스템은 흑백의 영상만을 출력하는데, 컬러 영상 신호인 RGB 5:6:5모드의 데이터를 사용하여 컬러 영상을 그대로 화면 분할하여 출력하는 시스템을 구성했다. 또한, 화면을 나누기 위한 PIP(Picture In Picture) 등의 전용칩은 분할 화면의 수가 늘어날수록 그 시스템의 크기가 커지므로 순수하게 FPGA를 이용하여 로직을 설계해서 직접 필드 메모리 (FIFO)를 콘트롤 하도록 설계했다. 동기화 되어 있지 않은 메모리에 저장한 각 영상 데이터를 하나의 영상화면에 동기화시키기 위한 방법으로 일정한 타이밍마다 각 영상 데이터를 선택하는 선택 알고리즘(Choice Algorithm)을 제시하여 적용하였다. 선택 알고리즘에 따라서 동기화 되어 있지 않은 메모리에 저장한 각 영상 데이터를 하나의 영상화면에 동기화 시키기위한 방법을 로직으로 구현하여 적용한 시스템을 만들어서 직접 실험 및 테스트를 실행하였다. 로직을 구현하기 위해 사용한 FPGA(Xilinx 5200 Series)는 XC5210-5이고, 비디오 데이터를 저장하기 위한 필드 메모리(FIFO)는 μPD42280-30를 사용하였는데, 좀더 여유 있는 데이터 저장을 통해 선명한 화질을 얻기 위해서는 FPGA와 메모리를 더 빠른 타입으로 사용하는 것이 바람직하다. 내용 전개를 살펴보면 제 1절에서 본 시스템의 필요성 및 개발 동기, 개발 배경등에 대해서 간단히 설명하고 제 2절에서는 전체 시스템의 구조에 대해서 설명하고 제 3절에서는 본 시스템의 구조 중에서 가장 중요한 메모리 컨트롤에 대해서 간단히 설명하고, 제 4절에서는 시스템을 구현시켜 실험 및 결과에 대해서 분석한다. 마직막으로 결론 및 향후 계획에 대해서 기술한다.