• Title/Summary/Keyword: 비트

Search Result 5,531, Processing Time 0.031 seconds

Wyner-Ziv Bit Rate Control Method for Removing Feedback Channel of Distributed Video Coding System (분산 동영상 부호화 시스템에서 피드백 채널 제거를 위한 Wyner-Ziv 비트 전송량 제어 방법)

  • Moon, Hak-Soo;Lee, Chang-Woo
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2011.07a
    • /
    • pp.287-290
    • /
    • 2011
  • 분산 동영상 부호화 시스템에서는 복호기에서 움직임 보상 보간 기법을 이용하여 부가정보를 생성한다. 생성된 부가정보와 원 Wyner-Ziv 프레임간의 차이를 채널 부호로 오류 정정하게 되는데 이때 부호기에서는 복호기에서의 오류 정정을 위하여 패리티 비트인 Wyner-Ziv 비트를 복호기로 보내게 되고 복호기에서는 이 Wyner-Ziv 비트를 이용하여 Wyner-Ziv 프레임을 복원하는데 더 많은 Wyner-Ziv 비트가 필요할 경우 피드백 채널을 통해 Wyner-Ziv 비트를 요청하게 된다. 이때 부호기에서 조건부 엔트로피를 구할 수 있다면 이를 이용하여 Wyner-Ziv 비트 전송량을 제어함으로써 피드백 채널을 제거 할 수 있다. 이를 위해 부호기에서도 부가정보를 알아야하는데 복호기에서 사용하는 부가정보 생성 기법은 복잡도가 높기 때문에 사용할 수 없다. 본 논문에서는 부호기에서 간단한 부가정보를 생성하는 방법을 제안하고 분산 동영상 부호화 시스템에 적용하여 피드백 채널을 제거하였을 때의 성능을 분석하였다.

  • PDF

비트코인의 신뢰구조와 이중지불의 위협

  • Lee, Hyukjoon;Lee, SooMi
    • Review of KIISC
    • /
    • v.26 no.2
    • /
    • pp.25-30
    • /
    • 2016
  • 비트코인(Bitcoin)은 P2P 네트워크상에 존재하는 실물 없는 화폐이다. 비트코인의 특징은 발행 기관의 통제가 없는 분산 구조를 형성하고 네트워크가 연결된 곳 어디에서나 거래가 이루어질 수 있도록 신뢰성을 부여하고 있다는 것이다. 이러한 특징의 비트코인은 최초 등장 이래 하루 평균 약 21만 건, 1억 7천만 달러가 거래되는 규모로 성장했다. 화폐로서의 가치가 증가함에 따라 부당 이득을 취하려는 위협 또한 증가하게 될 것이다. 대표적으로 비트코인을 위협하는 행위로는 이중 지불, 부정 인출 등을 그 사례로 볼 수 있다. 하지만 아직까지 성장 단계에 있는 비트코인을 대상으로 발생될 수 있는 위협에 대한 인지는 부족한 실정이다. 이에 본 논문에서는 비트코인 신뢰 구조를 살펴보고 이를 기반으로 발생할 수 있는 다양한 위협들을 분석하고 대응방향을 제시하고자 한다.

A Design of 2-bit Error Checking and Correction Circuit Using Neural Network (신경 회로망을 이용한 2비트 에러 검증 및 수정 회로 설계)

  • 최건태;정호선
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.16 no.1
    • /
    • pp.13-22
    • /
    • 1991
  • In this paper we designed 2 bit ECC(Error Checking and Correction) circuit using Single Layer Perceptron type neural networks. We used (11, 6) block codes having 6 data bits and 8 check bits with appling cyclic hamming codes. All of the circuits are layouted by CMOs 2um double metal design rules. In the result of circuit simulation, 2 bit ECC circuit operates at 67MHz of input frequency.

  • PDF

10기가비트 이더넷 기술과 응용

  • 강성수;강태규;정해원
    • The Magazine of the IEIE
    • /
    • v.28 no.12
    • /
    • pp.61-73
    • /
    • 2001
  • 근거리 통신 네트워크(LAN : Local Area Network), 원거리 통신 네트워크(WAN : Wide Area Network), 대도시 지역 네트워크(MAN : Metro Area Network)는 서로 다른 표준의 전송 속도 및 프로토콜을 사용하기 때문에 네트워크 연동 등에 있어서 비용 대비 성능을 최적화 하기에 매우 어려운 상황이다. 최근에는 서로 다른 이들의 네트워크에 소요되는 대역폭의 증가에 따라 통신사업자 및 장비업체에서는 각 네트워크의 전송속도가 초당 10기가비트로 수렴될 것으로 예상하고 있다. 10기가비트 이더넷 기술은 IEEE 802.3 그룹에서 표준화가 진행중인 초고속 LAN 기술로서 기가비트에 그쳤던 LAN의 속도 개선과 아울러 MAN-WAN의 종단 네트워크 일부로써 LAN을 사용할 수 있도록 하는 차세대 기간 네트워크 기술이다. 인터넷 서비스 제공자(Internet Service Provider)들이 10기가비트 이더넷 기술을 사용되면 LAN과 MAN/WAN으로 분리되었다. 네트워크 경계가 허물어질 것으로 예상된다. 특히 급증하는 향후 트래픽의 대부분이 인터넷 트래픽임을 감안하면 이에 적합한 해결책이 절실하게 요구된다. 본 고에서는 이러한 10기가비트 이더넷 기술과 관련된 국제 표준화 동향과 기술 요소 및 10기가비트 이더넷 기술을 이용하는 경우의 응용 사례를 살펴보고자 한다.

  • PDF

Constant-Amplitude Multicode-Trans-Orthogonal Modulation using Product Code (격자부호를 이용한 정 진폭 다중 트랜스 직교 변조 방식)

  • Kim, Sun-Hee;Kim, Jong-Suck;Hong, Dae-Ki
    • Proceedings of the KAIS Fall Conference
    • /
    • 2008.11a
    • /
    • pp.215-218
    • /
    • 2008
  • 본 논문에서는 다중 트랜스 신호를 정 진폭으로 전송하는 정 진폭 다중 트랜스 직교 변조 방식에서 이용할 수 있는 오류 정정 부호 방법을 제안한다. 격자부호를 사용한 다중 트랜스 직교 변조방식이 비트 오율 성능을 높이는 것에 적합함을 보인다. 정 진폭 다중 트랜스 직교 변조 방식에서는 정진폭을 유지하기 위하여 세로축의 패리티 비트를 이용하여 신호를 부호화시키며, 가로축의 패리티 비트를 부가하여 이것이 격자부호를 이루도록 하여 비트 오율 성능 개선을 최대화 하도록 한다. 제안된 시스템을 이용하여 여러 비트율의 성능을 비교해 보았을 때 시스템의 복잡도의 증가가 거의 없으므로 복조기의 복잡도도 간단히 구현할 수 있으며 격자부호를 사용하지 않은 시스템에 비하여 비트 오율의 성능이 더 개선됨을 알 수 있다.

  • PDF

Implementation of the Systolic Array for Band Matrix Multiplication using Mutiplexer-based Bit-serial Multiplier (멀티플렉서 기반의 비트 연속 승산기를 이용한 시스톨릭 어레이 며 행렬 승산기 구현)

  • 한영욱;김진만;유명근;송기용
    • Proceedings of the Korea Institute of Convergence Signal Processing
    • /
    • 2003.06a
    • /
    • pp.288-291
    • /
    • 2003
  • 본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 두 띠 행렬의 비트 연속 승산기 구현에 대하여 기술한다. 띠 폭이 3인 4$\times$4 띠 행렬이 주어질 때 워드 레블 승산기 설계를 위한 3차원 DG로부터 2차원 시스톨릭 어레이를 유도한 후, 워드 레블 PE를 비트 연속 승산기와 가산기를 이용하여 비트 레블 PE로 변환시켜 띠 행렬의 비트 레블 승산기를 설계한다. 구현된 워드 레블 승산기와 비트 레블 승산기는 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다. 검증된 시스톨릭 어레이를 이용한 워드 레블 승산기와 비트 레블 승산기는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리를 사용하여 Synopsys design compiler로 합성되었다.

  • PDF

A New Block Cipher for 8-bit Microprocessor (8 비트 마이크로프로세서에 적합한 블록암호 알고리즘)

  • 김용덕;박난경;이필중
    • Proceedings of the Korea Institutes of Information Security and Cryptology Conference
    • /
    • 1997.11a
    • /
    • pp.303-314
    • /
    • 1997
  • 계산능력이 제한된 8비트 마이크로프로세서에 적합하도록 모든 기본 연산을 8비트 단위로 처리하는, 블록 크기는 64비트, 키 크기는 128비트인, Feistel 구조의 블록 암호 알고리즘을 제시한다. 이 알고리즘의 안전도는 잘 알려진 two-key triple-DES[ANSI86]나 IDEA[Lai92]와 비견할 만하며, 처리속도는 single-DES[NBS77]보다도 10∼20배 빠르다. 본 논문에서는 이 알고리즘의 설계원칙 및 안전성 분석에 대하여 설명하였고, 다른 알고리즘과의 통계적 특성 및 성능에 대해서도 비교하였다.

  • PDF

Proposing and Design of Combined Bit Data type (결합 비트(Combined Bit) 데이터 타입 제안 및 설계)

  • Lee, Jeong-Joon;Han, Yun-Hee
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.10c
    • /
    • pp.313-316
    • /
    • 2006
  • 네비게이션 시스템, PDA, DMB단말기, 휴대폰 등과 같이 모바일 단말기가 보편화 되면서 이 시스템을 유지하기 위한 데이터베이스 관리시스템의 수요가 증가하고 있다. 이러한 모바일 단말기는 기존의 데이터베이스 관리 시스템과는 달리 공간적인 소형화와 에너지 소비량을 최소화 해야 한다. 본 논문은 두 가지에 중점을 두어 결합 비트(combined bit)데이터 타입을 제안하고 구현방법을 제시했다. 결합 비트를 사용함으로써 저장 공간의 절약, 검색 속도 향상, 구성비트 복합 검색의 효율적 지원, 결합 비트의 도입으로 질의의 편리성의 이점이 있다.

  • PDF

Effects of Nutrient Solution Concentrations for Each Growing Stages on Beet(Beta vulgaris L. var. detroit) Growth (생육단계별 배양액농도가 비트(Beta vulgaris L. var. detroit)의 생육에 미치는 영향)

  • 박권우;강호민;박용건
    • Proceedings of the Korean Society for Bio-Environment Control Conference
    • /
    • 1996.10a
    • /
    • pp.58-59
    • /
    • 1996
  • 생활수준이 높아지면서 수경재배된 신선채소의 수요가 늘어나고 있으며, 비트와 같은 서양근채류의 이용도 증가하는 추세여서 근채류의 양액재배도 증가하리라 기대된다. 특히 비트의 경우 색소의 원료로도 이용이 많으므로 재배가 늘 것으로 보인다. 비트는 중성 내지 약알칼리성 토양에서 생육이 가장 좋은 것으로 알려져 있는데. 현재 국내 대부분의 밭토양은 산성이므로 비트 재배에 적함하지 않다고 본다. (중략)

  • PDF

테라비트 라우터 기술 동향

  • 전종암;변성혁;안병준;이형호
    • The Magazine of the IEIE
    • /
    • v.28 no.9
    • /
    • pp.50-59
    • /
    • 2001
  • 테라비트 라우터는 세계 유수의 라우터 개발 업체들이 경쟁적으로 연구 개발을 진행 중에 있으며 수 Tbps급의 라우터가 시장에 출시될 것으로 예측되고 있다. 본 고에서는 테라비트 라우터의 출현 배경과 요구 사항 및 핵심 기술에 대하여 분석하고, 상용 데라비트 라우터 시스템에 대한 개발동향 등에 대해서 살펴 보기로 한다.

  • PDF