• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.61-61
• /
• 2003

다결정 실리콘 박막은 박막 트랜지스터와 실리콘 태양전지등에 응용되며, 비정질 실리콘을 재결정화 하여 얻어지는 다결정 실리콘 박막이 주로 이용되고 있다. 비정질 실리콘 박막을 금속 원소와 접촉시킨 상태에서 열처리할 경우 결정화 온도가 낮아지고 결정화에 필요한 열처리 시간이 짧아지게 된다. 금속을 실리콘 박막 표면에 가하는 방법은 진공증착법등으로 비정질 실리콘 박막 위에 금속원소 층을 형성하는 방법이 주로 이용되었다. 본 연구에서는 AlCl$_3$와 NiCl$_2$ 금속화합물 분위기에서 LPCVD 비정질 실리콘 박막을 열처리하여 결정화 거동을 관찰하였다. 금속화합물과 결정화할 비정질 실리콘 박막을 각각 다른 온도로 가열해 줄 수 있는 노를 이용하여 열처리를 시행하였다. AlCl$_3$와 NiCl$_2$ 분말을 혼합하여 소스로 이용한 경우 48$0^{\circ}C$ 5시간 열처리로 결정화가 완료되었으며, 박막 전체에 걸친 균일도와 재현성이 우수하였다. AlCl$_3$와 NiCl$_2$를 이용한 결정화 초기 상태에는 박막 전면에 걸쳐 등근 형태의 결정립이 균일한 핵 생성으로 나타났다. 이와 같은 결과는 Al과 Ni이 고상결정화에 동시에 작용하면서 나타난 것으로, Al이 가해진 비정질 실리콘으로 인해 결정화 속도가 빨라지고 결함이 작은 결정립을 얻을 수 있었으며, Ni로 인해 결정화의 균일성과 재현성을 높일 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.06a
• /
• pp.507-509
• /
• 2007

본 연구는 기존의 방식으로 만든 비정질 실리콘 박막 트랜지스터의 제조공정에서 발생되는 결함에 대한 원인을 분석하고 해결함으로써 수율을 증대시키고 신뢰성을 개선하고자한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 이렇게 제조한 박막 트랜지스터에서 생기는 문제는 주로 광식각공정시 PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되며, 이는 소자를 파괴시키는 주된 원인이 된다. 그러므로 이를 개선하기 위하여 ashing 이나 세척공정을 보다 엄격하게 수행하였다. 이와 같이 공정에 보다 엄격한 기준의 세척과 여분의 처리공정을 가하여 수율을 확실히 개선 할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.54.2-54.2
• /
• 2010

최근까지는 주로 비정질 실리콘이 디스플레이의 채널층으로 상용화 되어왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 구조적인 문제인 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide의 경우, band gap이 3.4eV로써, transparent conductors, varistors, surface acoustic waves, gas sensors, piezoelectric transducers 그리고 UV detectors 등의 많은 응용에 쓰이고 있다. 또한, a-Si TFTs에 비해 ZnO-based TFTs의 경우 우수한 소자 성능과 신뢰성을 나타내며, 대면적 제조시 우수한 균일성 및 낮은 생산비용이 장점이다. 그러나 ZnO-baesd TFTs의 경우 일정한 bias 아래에서 threshold voltage가 이동하는 문제점이 displays의 소자로 적용하는데 매우 중요하고 문제점으로 여겨진다. 특히 gate insulator와 channel layer사이의 interface에서의 defect에 의한 charge trapping이 이러한 문제점들을 야기한다고 보고되어진다. 본 연구에서는 Zinc Oxide 기반의 박막 트랜지스터를 DC magnetron sputtering을 이용하여 상온에서 제작을 하였다. 또한, $Si_3N_4$ 기판 위에 electron cyclotron resonance (ECR) $O_2$ plasma 처리와 plasma-enhanced chemical vapor deposition (PECVD)를 통하여 $SiO_2$ 를 10nm 증착을 하여 interface의 개선을 시도하였다. 그리고 TFTs 소자의 출력 특성 및 전이 특성을 평가를 하였고, 소자의 field effect mobility의 값이 향상을 하였다. 또한 Temperature, Bias Temperature stability의 조건에서 안정성을 평가를 하였다. 이러한 interface treatment는 안정성의 향상을 시킴으로써 대면적 디스플레의 적용에 비정질 실리콘을 대체할 유력한 물질이라고 생각된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.223.2-223.2
• /
• 2013

비정질 실리콘은 태양전지, 트랜지스터, 이미지 센서 등 다양한 분야에서 응용되고 있으며 새로운 박막 소자 개발을 위한 소재로서 많은 연구가 진행되고 있다. 하지만 소자개발에 있어 공정상에서 발생하는 비정질 실리콘 박막의 높은 응력(stress)은 소자의 특성을 떨어뜨리는 문제점을 갖는다. 따라서 우수한 특성의 소자 개발을 위해서는 보다 낮은 응력을 갖는 비정질 실리콘 박막 증착 및 공정 조건에 따른 응력 조절이 필요하다. 저응력의 비정질 실리콘 박막 증착은 보다 낮은 반응온도에서 증착속도를 최소로 하여 성장되어야 하는데 이는 플라즈마기상증착(Plasma enhanced chemical vapor deposition, PECVD) 시스템에 의해 가능하다. 따라서 본 연구에서는 PECVD 시스템을 사용하여 비정질 실리콘 박막을 증착하였고 그 특성을 분석하였다. 이 때 증착 온도, rf 파워, 공정 압력은 실험결과로부터 얻어진 낮은 박막 증착속도 하에서 안정적으로 증착이 가능한 조건으로 일정하게 유지하여 실험하였다. 공정 가스는 SiH4/He/N2의 혼합가스를 사용하였고 응력 조절을 위해 SiH4/He 가스비를 일정한 비율로 변화하여 비정질 실리콘 박막을 증착하였다. 증착된 박막의 두께 및 표면 특성은 field emission scanning electron microscopy 및 atomic force microscopy를 이용하여 분석하였고, energy dispersive X-ray 분석을 통하여 정량 및 정성적 분석을 수행하였다. 그리고 stress measurement system을 이용하여 박막의 응력을 측정하였고 X-ray diffraction 측정 및 ellipsometry 측정으로부터 증착된 박막의 결정성, 굴절률 및 oiptical bandgap을 분석하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.71-71
• /
• 1999

현재 소자 제작에 응용되는 수소화된 비정질 실리콘은 PECVD 방법으로 제작하는 것이 보편적인 방법이다. 그러나 비정질 실리콘 박막 트랜지스터는 band gap edge 근처에서 국재준위가 많아 mobility가 작으며 상온에서 조차 불안정하여 신뢰성이 높지 않고, 도핑된 비정질 실리콘의 높은 비저항 등의 단점으로 인하여 고속 회로에 응용이 불가능하다. 반면 다결정질 실리콘 박막 트랜지스터는 a-Si:H TFT 에 비해 재현성이 우수하고 high resolution, high resolution, high contrast LCD에 응용할 수 있다. 하지만, 다결정 실리콘의 grain boundary로 인해 단결정에 비해 많은 defect 들이 존재하여 전도성을 감소시킨다. 따라서 Mobility를 증가시키기 위해서 grain size를 증가시키고 grain boundary 내에 존재하는 trap center를 감소시켜야 한다. 따라서 본 실험에서는 PECVD 장비로 초기 기판을 plasma 처리하여 다결정 실리콘 박막을 제작하여, 기판 처리에 대한 다결정 실리콘 박막의 성장의 특성을 조사하였다. 실험 방법으로는 PECVD 시스템을 이용하여 SiH4 gas와 H2 gas를 선택적으로 증착시키는 LBL 방법을 사용하여 $\mu$c-Si:H 박막을 제작하였다. 비정질 층을 gas plasma treatment 하여 다결정질 실리콘의 증착 initial stage 관찰을 주목적으로 관찰하였다. 다결정 실리콘 박막의 구조적 성질을 조사하기 위하여 Raman, AFM, SEM, XRD를 이용하여 grain 크기와 결정화도에 대해 측정하여 결정성장 mechanism을 관측하였다. LBL 방법으로 증착시킨 박막의 Raman 분석을 통해서 박막 증착 초기에 비정질이 증착된 후에 결정질로 상태가 변화됨을 관측할 수 있었고, SEM image를 통해서 증착 회수를 증가시키면서 grain size가 작아졌다 다시 커지는 현상을 볼 수 있었다. 이 비정질 층의 transition layer를 gas plasma 처리를 통해서 다결정 핵 형성에 영향을 관측하여 적정한 gas plasma를 통해서 다결정질 실리콘 박막 증착 공정을 단축시킬 수 있는 가능성을 짐작할 수 있었고, 또한 표면의 roughnes와 morphology를 AFM을 통하여 관측함으로써 다결정 박막의 핵 형성에 알맞은 증착 표면 특성을 분석 할 수 있었다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.10a
• /
• pp.743-746
• /
• 2007

본 연구에서는 LCD, 이미지 센서 등의 개별 소자인 비정질 실리콘 박막 트랜지스터에서 게이트 유전층 및 절연층으로 사용되는 비정질 질화 실리콘 박막을 사일렌$(SiH_4)$ 및 암모니아가스를 사용해서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 진공 증착장비로 최적의 비정질질화실리콘 박막 증착 조건을 확립한다. 먼저 반응실의 진공도, rf 전력 , $SiH_4$ 및 질소 그리고 암모니아가스의 flow rate를 변화시키면서 형성된 박막의 특성을 조사한다. 계속해서 다른 변수를 고정시킨 상태에서 rf 전력을 변화시키고 다음에는 반응실의 진공도 등을 변화시켜 최적의 증착조건을 확립한다. 이렇게 확립된 증착조건을 사용하여 비정질질화실리콘박막을 제작하여 특성을 측정한결과 우수한 성능을 나타냈음을 확인하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.246-247
• /
• 2007

능동 구동형 유기 발광 소자 디스플레이용 수소화된 비정질 실리콘 박막 트랜지스터의 전류 안정성을 개선하기 위해, 음전압 인가방식을 채택한 새로운 화소 회로를 제안하였다. 제안한 회로는 5개의 트랜지스터를 사용하였고, 직전에 인가했던 $V_{GS}$에 따라 음의 전압을 인가하여 양의 전압에 의한 구동 박막 트랜지스터의 열화 현상을 줄여준다. 본회로는 SPICE 시뮬레이션을 통해 검증하였다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.5
• /
• pp.38-45
• /
• 1989

We have studied the electrical characteristics of the hydrogenated amorphous silicon (a-Si:H) ambiploar thin film transistors (TET'S)using 100ppm boron-doped a-Si:H as an active layer. The enhancement of drain current due to the double injection behavior has been observed in the p-channel operation of the TFT. The drain current decreases with time in streched exponential form when the gate voltage is positive. The result indicates that the dangling bonds created by electron accumulation show identical time dependence as the diffusion of hydrogen in the film. We observed the experimental evidence that the doping efficiency changes either when the gate bias is applied or when the light is illuminated on boron-doped a-Si:H.

• Journal of the Korean Vacuum Society
• /
• v.4 no.3
• /
• pp.313-318
• /
• 1995

비정질실리콘의 고상결정화 및 다결정실리콘의 열상화를 포함한 고온공정으로 제작한 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 연구하였다. 제작된 소자의 전계효과이동도는 60$ extrm{cm}^2$/V.s 이상, 서브트레시홀드 수윙은 0.65 V/decade 이하로 전기적 특성이 매우 우수하다. 그러나, 소자의 문턱전압이 음게이트전압으로 크게 치우쳐 있으며 n-채널과 p-채널 소자간의 서브트레시홀드 특성이 크게 다르다. 열성장된 게이트 산화막을 가진 다결정실리콘 박막 트랜지스터의 서브트레시홀드 특성을 다결정실리콘 활성층내의 트랩과, 게이트산화막과 다결정실리콘 사이의 계면 고정전하를 이용하여 모델링하였다. 시뮬레이션을 통하여 제안된 다결정실리콘의 트랩모델이 실험결과를 잘 설명할 수 있음을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.144-144
• /
• 2010

다결정 실리콘 박막트랜지스터 (poly-Si TFTs)는 벌크실리콘을 이용한 MOSFET소자에 비해 실리콘 박막의 형성이 간단하므로 대면적의 공정이 가능하며 다양한 기판위에 적용이 가능하여 LCD, OLED 등의 디스플레이 기기에 많이 이용되고 있다. 또한 poly-Si TFT는 3차원으로 적층된 소자의 제작이 가능하여 고집적의 한계를 극복할 소자로 주목받고 있다. 최근, DRAM은 캐패시터의 축소화와 구조적 공정이 한계점에 도달했으며 이를 극복하기 위하여 SOI 기판을 사용한 하나의 트랜지스터로 DRAM의 동작을 수행하는 1T-DRAM의 연구가 활발히 진행 중이다. 이러한 1T-DRAM 소자를 대면적과 다층구조의 공정이 가능한 poly-Si TFT를 이용하여 구현하면 초고집적의 메모리 소자를 제작 가능할 것이다. 따라서, 본 연구에서는 다결정 실리콘 박막트랜지스터 (poly-Si TFTs)를 이용한 1T-DRAM의 동작 특성을 연구하였다. 소자의 제작 방법으로는 200 nm의 열산화막이 성장된 p-type 실리콘 기판위에 상부실리콘으로 사용될 비정질 실리콘 박막을 LPCVD 방법으로 증착하였다. 다음으로 248 nm의 파장을 가지는 KrF 레이저를 이용한 eximer laser annealing (ELA) 공정을 통하여 결정화된 상부실리콘층에 TFT 소자를 제작하여 전기적 특성을 평가하였다.