• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.12 no.5
• /
• pp.2317-2321
• /
• 2011

This paper is proposed new data crytoblock algorithm based on the private key cryptoalgorithim with existed other cryptography algorithims. Therefore new crytoblock design and simulation using the common Synopsys and ALTERA Max+ PlusII Ver.10.1. As a simulation result, new data crytoblock have gate counting 640Mbps at the 40M hz. We thought that proposed new data crytoblock adapt real time information security.

• Proceedings of the KAIS Fall Conference
• /
• 2012.05b
• /
• pp.696-699
• /
• 2012

본 논문에서는 기존 암호알고리즘과 호환성을 갖는 비밀키 암호알고리즘에 기반을 둔 새로운 데이터 암호알고리즘을 제안 하였다. 그러므로 정보처리에 적합한 새로운 내장형 암호 블록을 설계하고 검증하는데 Synopsys 툴로 설계하였고 40MHz의 시스템 속도환경에서 Altera MAX+PlusII 툴로 모의실험 및 검증한 결과 단일 라운드로 640Mbps의 데이터 처리율을 확인하였다. 따라서, 제안된 암호시스템에 적용할 경우 실시간 정보보안 및 정보처리에 적용할 수 있다고 사료된다.

• Proceedings of the KAIS Fall Conference
• /
• 2011.05a
• /
• pp.355-357
• /
• 2011

본 논문에서는 기존 암호알고리즘과 호환성을 갖는 비밀키 암호알고리즘에 기반을 둔 새로운 데이터 암호알고리즘을 제안 하였다. 그러므로 정보처리에 적합한 새로운 암호 블록을 설계하고 검증하는데 Synopsys 툴로 설계하였고 40MHz의 시스템 속도환경에서 Altera MAX+PlusⅡ툴로 모의실험 및 검증한 결과 단일 라운드로 640Mbps의 데이터 처리율을 확인하였다. 따라서, 제안된 암호시스템에 적용할 경우 실시간 정보 보안에 적용할 수 있다고 사료된다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• v.9 no.2
• /
• pp.852-855
• /
• 2005

This paper introduces a case study of designing a cryptographic processor dedicated to VPN/SSL system. The designed processor supports not only block cipher algorithm, including 3DES, AES, and SEED, but also 163 bit ECC public key crypto algorithm. Moreover, we adopted PCI Master interface in the design, which guarantees fast computation of cryptographic algorithm prevalent in general information security systems.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.4
• /
• pp.675-683
• /
• 2009

RC6 which has different algorithm of encryption and decryption has been proposed to have the same algorithm between encryption and decryption through inserting symmetry layer using simple rotate and logical operation. That means the half of whole RC6 round uses encryption algorithm and the rest of it uses decryption one and symmetry layer has been put into the middle of encryption and decryption. The proposed RC6 algorithm has no difference with the original one in the speed of process. However it is quite safe because by inserting symmetry layer the path of high probability which is needed for differential and linear analysis is cut off so that it is hard to be analyzed. The proposed symmetry layer algorithm can be easily applied to the algorithm which has different encryption and decryption and make it same, and it can be good idea to be used to design a new block cipher algorithm.

• Journal of Korea Society of Industrial Information Systems
• /
• v.15 no.2
• /
• pp.1-9
• /
• 2010

Feistel and SPN are the two main structures in a block cipher. Feistel is a symmetric structure which has the same structure in encryption and decryption, but SPN is not a symmetric structure. In this paper, we propose a SPN which has a symmetric structure in encryption and decryption. The whole operations of proposed algorithm are composed of the even numbers of N rounds where the first half of them, 1 to N/2 round, applies a right function and the last half of them, (N+1)/2 to N round, employs an inverse function. And a symmetry layer is located in between the right function layer and the inverse function layer. In this paper, AES encryption and decryption function are selected for the right function and the inverse function, respectively. The symmetric layer is composed with simple matrix and round key addition. Due to the simplicity of the symmetric SPN structure in hardware implementation, the proposed modified AES is believed to construct a safe and efficient cipher in Smart Card and RFID environments where electronic chips are built in.

• Proceedings of the Korean Information Science Society Conference
• /
• 1998.10a
• /
• pp.615-617
• /
• 1998

본 논문에서는 블록 암호 알고리즘을 위한 새로운 Dynamic-네트워크를 제시한다. Dynamic-네트워크 는 좋은 confusion과 diffusion 메카니즘을 제공한다. 어떠한 Dynamic-네트워크 {{{{ { 2}^{n }-비트(n >=1) }}}}길 이를 갖는 모든 평문을 입력으로 할 수 있으며, 일정 길이 이상의 모든 비트 스트링을 키로 사용할 수 있다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2001.11a
• /
• pp.20-25
• /
• 2001

블록 암호 알고리즘과 블록 암호의 운영모드 및 메시지 인증 알고리즘에 대한 의사 난수성의 증명은 근래의 암호 분석에서 구조적인 안전성을 증명을 위한 기법으로 커다란 안전성의 평가 방법으로 자리 매김하고 있다. 본 논문에서는 비동기식(W-CDMA) 3세대 이동통신 3GPP에서의 MAC 알고리즘의 안전성을 의사 난수성에 기반한 concrete security 관점에서의 안전성에 대해 알아본다. 즉, 3GPP-MAC 알고리즘의 구조적인 안전성에 대한 증명을 다룬다.

• Review of KIISC
• /
• v.15 no.2
• /
• pp.83-92
• /
• 2005

LFSR에 기반한 고전적인 스트림 암호는 군사적 목적으로 많이 사용되었으나 차츰 공격법의 개발과 소프트웨어적으로 성능이 우수한 블록 암호가 나타나면서 상대적으로 그 사용이 현저히 줄어들게 되었다. 교준화된 스트림 암호의 예를 찾기 힘든 것도 그 일례라 할 수 있다. 최근 USN 등의 차세대 환경이 논의되고 현실화되면서 하드웨어 구현이 용이하고 뛰어난 성능을 갖고 있는 스트림 암호가 다시 각광을 받고 있다. 1990년대 후반부터 많은 새로운 tm트림 암호가 개발되고 분석되고 있으며 여러 가지 새로운 분석 방법도 제시가 되고 있다. 본 논문에서는 이러한 새로운 스트림 암호와 이에 대한 새로운 분석 방법들을 살펴보고 현재 전 세계적으로 벌어지고 있는 스트림 암호 관련 표준화 및 연구 동향에 잔해 안아본 후 스트림 암호의 설계 요구조건을 제시한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.05a
• /
• pp.91-94
• /
• 2012

This paper describes an efficient implementation of ARIA crypto algorithm which is a KS (Korea Standards) block cipher algorithm. The ARIA crypto-processor supports three master key lengths of 128/192/256-bit specified in the standard. To reduce hardware complexity, a hardware sharing is employed, which shares round function in encryption/decryption module with key initialization module. It reduces about 20% of gate counts when compared with straightforward implementation. The ARIA crypto-processor is verified by FPGA implementation, and synthesized with a 0.13-${\mu}m$ CMOS cell library. It has 33,218 gates and the estimated throughput is about 640 Mbps at 100 MHz.