• Journal of the Microelectronics and Packaging Society
• /
• v.21 no.2
• /
• pp.43-51
• /
• 2014

In 3-dimensional (3D) integrated package, thermal management is one of the critical issues due to the high heat flux generated by stacked multi-functional chips in miniature packages. In this study, we used numerical simulation method to analyze the thermal behaviors, and investigated the thermal issues of 3D package using TSV (through-silicon-via) technology for mobile application. The 3D integrated package consists of up to 8 TSV memory chips and one logic chip with a interposer which has regularly embedded TSVs. Thermal performances and characteristics of glass and silicon interposers were compared. Thermal characteristics of logic and memory chips are also investigated. The effects of numbers of the stacked chip, size of the interposer and TSV via on the thermal behavior of 3D package were investigated. Numerical analysis of the junction temperature, thermal resistance, and heat flux for 3D TSV package was performed under normal operating and high performance operation conditions, respectively. Based on the simulation results, we proposed an effective integration scheme of the memory and logic chips to minimize the temperature rise of the package. The results will be useful of design optimization and provide a thermal design guideline for reliable and high performance 3D TSV package.

• Proceedings of the Korean Information Science Society Conference
• /
• 2004.10b
• /
• pp.547-549
• /
• 2004

금융과 통신의 컨버전스 영역서 탄생된 금융칩 기반 모바일뱅킹 서비스 구현 과정에서 나타난 표준화에 대한 이슈에 대해 알아보고, 그 중에서도 금융칩 표준화에 초점을 맞추었다. 금융칩 설계목적, 규격 및 파일구조 등에 대해 연구하고 현재 국내은행 중 방식 A와 방식 B를 채택한 은행간의 차이점 및 문제점, 장단점 분석 및 금융칩에 탑재하는 신용카드 방식에 대한 표준화에 대해 연구하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.12
• /
• pp.3662-3674
• /
• 1999

This paper addresses some design issues for establishing the optimal number of spare units in array systems manufactured using fault-tolerant multichip modules(MCM's) for massively parallel computing(MPC). We propose a new quantitative approach to an optimal cost-effective MCM system design under yield and reliability constraints. In the proposed approach, we analyze the effect of residual redundancy on operational reliability of fault-tolerant MCM's. In particular, the issues of imperfect support circuitry, chip assembly yield and array topology are investigated. Extensive parametric results for the analysis are provided to show that our scheme can be applied to design ways using MCM's for MPC applications more efficiently, subject to yield and reliability constraints.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1639-1651
• /
• 1998

In this paper, we present analytical and simulation models for evaluating the operation of a uniprocessor computer which utilizes a time redundant approach (such as recomputation by shilted operands) for lault-tolerant computing. In the proposed approach, all incoming jobs to the uniprocessor are duplicated, thus two versions 01 each job must be processed. Three methods for appropriately scheduling the primary and sL'Condary versions of the jobs are proposed and analyzed. The proposed scheduling methods take into account the load and the fault rate of the uniprocessor to evaluate two figures of merit for cost and profit with respect to a delay in response time due to faults and fault tolerance. Our model utilizes a fault-tolerant schedule according to which it is possible to find an optimal delay (given by $\kappa$) based on empiric parameters such as cost, the load and the fault rate of the uniprocessor.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.10c
• /
• pp.151-154
• /
• 2007

바이오 칩 분석 시스템은 다양한 종류의 바이오칩에서 자료를 추출하고 유용한 정보를 얻기 위해 데이터를 분석하는 시스템이다. 데이터를 분석하는 다양한 기법 중 대표적인 것이 클러스터링과 분류화(classification)이다. 클러스터링은 비슷한 개체들을 한 집단으로 묶는 방법이고, 분류화는 미리 정해진 클래스에 데이터를 해당하는 클래스로 분류하는 기법이다. 다양한 알고리즘을 통해서 데이터를 클러스터링 및 분류화를 할 수 있는데 바이오칩과 같이 데이터의 양이 방대한 경우는 생태계를 모방한 알고리즘을 적용하는 것이 효율적이다. 본 논문에서는 생태계 모방알고리즘 중 하나인 PSO 집단 알고리즘을 사용하여 바이오칩 데이터로부터 클러스터의 중심을 찾아 클러스터링을 하교, 분류 규칙을 발견하여 이를 바이오 데이터에 적용, 분류해 주는 시스템을 기술하고 있다.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.18 no.4
• /
• pp.160-164
• /
• 2004

In DS/CDMA(direct sequence code division multiple access) system using the approximated analytic chip waveforms are applied. Proposed chip waveforms are classified into 2 types: uniform chip waveforms with uniform envelope and non-uniform chip waveforms with non-uniform envelope. It has confirmed that the similarity of the approximated analytical chip waveforms is compared using chip waveforms, envelope, phase, correlation, and bandwidth properties.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2003.05a
• /
• pp.83-87
• /
• 2003

본 논문에서는 안테나의 이득을 극대화하기 위해서 Bluetooth PCB Layout 위에 내장형 마이크로 칩 안테나를 직접 설계하여 Bluetooth의 주요 사양인 2.4~2.4835GHz에서 동작할 수 있도록 Bluetooth용 내장형 마이크로 칩 안테나를 설계하였다. Bluetooth PCB Layout 크기는 실제 크기와 같은 54mm$\times$19mm$\times$2.4mm로 설계하고 마이크로 칩 안테나 크기는 11mm$\times$4mm$\times$l.6mm로 설계하여 상용화 된 프로그램인 HFSS에 의해 3.616dBi의 이득을 얻었다. 설계 제작된 Bluetooth용 내장형 마이크로 칩 안테나는 2.45GHz의 중심주파수에서 넓은 대역폭 10.71%을 확인하였다. 또한, 마이크로 칩안테나에서 용량의 변화와 용량의 위치 변화, 급전점의 위치 변화에 따른 공진주파수, 대역폭, 이득 등의 특성을 비교하였고, 제작된 칩안테나의 측정된 방사패턴에서 E-면과 H-면을 비교 분석했다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2005.02a
• /
• pp.156-157
• /
• 2005

Monte Carlo photon simulation 기법을 사용하여 광추출효율 관점에서 InGaN LED를 분석하였다. InGaN/sapphire 칩의 경우, AlInGaP나 InGaN/SiC 칩에서와는 달리, 칩의 측벽면을 기울여 주는데서 오는 광추출효율 개선 효과는 매우 미미하였다. 이는 InGaN/sapphire 칩의 경우 사파이어 기판의 굴절률 상대적으로 작아서 활성층으로부터 생성된 광자들의 상당량이 기판으로 넘어갈 때 전반사현상으로 말미암아 기판으로 넘어가지 못하고 상대적으로 두께가 매우 얇은 에피택시 층에 갇히기 때문으로 파악되었다. 이와 같은 효과는 epitaxial side down mount의 광추출효율이 크게 개선되지 못하는 원인으로도 작용하게 되는데, epitaxial side down mount의 잠재력을 살릴 수 있는 방안의 하나는 texture된 기판위에 결정층을 성장시키는 것이라고 할 수 있다.

• Journal of the Microelectronics and Packaging Society
• /
• v.27 no.3
• /
• pp.61-67
• /
• 2020

In this paper, we calculated the warpage of bare substrates and chip attached substrates by using FEM (Finite Element Method), and compared and analyzed the effect of the chips' attachment on warpage. Also, the effects of layer thickness of substrates for reducing warpage were analyzed and the conditions of layer thickness were analyzed by signal-to-noise ratio of Taguchi method. According to the analysis results, the direction of warpage pattern in substrates can change when chips are attached. Also, the warpage decreases as the difference in the CTE (coefficient of thermal expansion) between the top and bottom of the package decreases and the stiffness of the package increases after chips are loaded. In addition, according to the impact analysis of design parameters on substrates where chips are not attached, in order to reduce warpage, the inner layers of the circuit layer Cu1 and Cu4 has be controlled first, and then concentrated on the thickness of the solder resist on the bottom side and the thickness of the prepreg layer between Cu1 and Cu2.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.290-293
• /
• 2009

바이오 칩 분석 시스템은 유전자와 실험의 두 축으로 이루어진 바이오 칩에서 자료를 추출하고 필요한 정보를 얻기 위해 데이터를 분석하는 시스템이다. 유전자 데이터를 효율적으로 분석할 수 있는 방법으로 바이오 칩 분석 시스템이 각광받으면서 데이터의 양과 종류가 방대해지고 메모리의 효율적인 사용과 이에 따른 속도 개선을 위해 임베디드 시스템이 필요해지고 있다. 이에 따라 본 연구에서는 임베디드 시스템을 위한 PSO 기반의 군집화 알고리즘을 구현하였다. 방대한 양의 유전자 데이터를 분석하기 위해 생태계 모방 알고리즘인 Particle Swarm Optimization 알고리즘과 비슷한 유전자의 분류를 위한 기법으로 군집화를 사용하여 유전자 데이터의 통합 분석 시스템을 구현, 사용자에게 더욱 효율적으로 정보를 제공한다. 본 논문에서는 방대한 양의 데이터의 최적화에 효율적인 생태계 모방 알고리즘 Particle Swarm Optimization 을 이용하여 데이터들을 군집화하는 알고리즘을 임베디드 시스템을 위해 구현한 방법을 기술하고 있다.