• Proceedings of the KAIS Fall Conference
• /
• 2009.12a
• /
• pp.1014-1017
• /
• 2009

본 논문에서는 저항성 초광대역 마이크로웨이브 센서의 설계이론과 구현 방법에 대해 설명하고, 시뮬레이션을 통하여 설계된 센서의 특성을 분석한다. 구현을 위하여 연속적인 저항 프로파일은 이산화되었으며 칩 저항을 이용하여 이산 저항을 실장한다. 시뮬레이션을 통해 칩 저항 8개로 약 8 GHz까지 연속적인 저항 프로파일과 유사한 성능을 보인다는 것을 보인다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2008.06b
• /
• pp.405-410
• /
• 2008

성능 / 에너지를 강조하는 현재의 멀티코어 추세에서 임베디드 시스템에 사용되는 대부분의 프로세서들은 단일 프로세서와 메모리를 버스 형태로 연결하여 구현하였다. 하지만 칩 내부의 프로세서 코어 수가 증가 하게 되면, 기존 버스 형태의 구조는 제한된 대역폭으로 인하여 확장성이 제약된다. 본 논문에서는 멀티코어 프로세서에서 사용 가능한 기존 연결 망 구조들을 분석하고, 기존 계층적 링 구조에서의 지연 시간 문제를 극복하여 성능을 개선할 수 있는 새로운 이중 광역 계층 링 구조를 제안한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.11
• /
• pp.41-48
• /
• 2005

The crosstalk effects that can be observed in the very dee submicron semiconductor chips are due to the coupling capacitances between interconnect lines. The accuracy of the full-chip timing analysis is determined by the accuracy of the estimated propagation delays of cells and interconnects within the chip. This paper presents a CMOS cell driver model and delay calculation algerian capturing the crosstalk effects due to the coupling capacitances. The proposed model and algorithm were implemented in a delay calculation program and used to estimate the propagation delays of the benchmark circuits extracted from a chip layout. We observed that the average discrepancy from HSPICE simulation results is within $1\%$ for the circuits with a victim affected by $0\~10$ aggressors.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.7 no.6
• /
• pp.1115-1122
• /
• 2003

In this paper we fabricated microchip antenna operating in bluetooth frequency bands(2.402∼2.480GHz). The antenna has a size of about 54mm${\times}419mm${\times}40.8mm, giving a total bluetooth PCB for support and chip of about 11mm${\times}44mm${\times}41.6mm. Bandwidth of the designed and fabricated chip antenna for bruetooth is 10.71 % at the resonated frequency of 2.45GHz and the resonant frequency and bandwidth versus change of any arbitrary feed point is observed. also, E-plane and H-plane in the Measured radiation pattern characteristic of chip antenna is compared and analyzed.

• Journal of IKEEE
• /
• v.4 no.2 s.7
• /
• pp.202-211
• /
• 2000

Utilizing the circuit simulator SPICE, we designed a 1.9GHz CMOS up-conversion mixer and explained in detail the simulation procedures including device modeling for the circuit design. Since the measured characteristics of the chip fabricated using the $0.5{\mu}m$ standard CMOS process had shown a big deviation from the characteristics expected by the original simulations, we tried to figure out the proper reasons for the discrepancies. Simulations considering the discovered problems in the original simulations have shown the validity of the simulation method tried for the design. We have shown that the utilized standard CMOS process can be used for the implementation of the chip characteristics similar to those of the equivalent chip fabricated using the GaAs MESFET process.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2003.10a
• /
• pp.89-89
• /
• 2003

• Journal of the Korean Ceramic Society
• /
• v.36 no.3
• /
• pp.284-292
• /
• 1999

고체함량을 변화시킨 NiCuZn 페라이트 페이스트를 사용하여 스크린 인쇄법으로 7.7$\times$4.5$\times$1.0 nm 크기의 칩인덕터를 제조한 후, 페라이트 페이스트의 고체함량에 따른 수축률, 소결밀도, 미세구조, 계면반응 등의 물리적 특성 및 자기적 특성 변화를 분석하였다. 조온소결을 위하여 attrition milling 공정을 통하여 미세분말을 준비하였으며, 소결온도는 880~94$0^{\circ}C$로 변화시켰다. 90$0^{\circ}C$에서 2시간 열처리된 페라이트 후막의 소결밀도는 고체함량이 50,55,60%로 증가할수록 5.12,5.14,5.18g/㎤로 증가하였으며, 이에 따라 칩 인덕터 시편들의 주파수 10 MHz에서 L값이 2.1,2.3,2.5 $\mu$H로 커졌다.Q값은 소결밀도 증가에 의한 Q값 증가효과와 아울러 입자가 커짐에 따른 반대효과로 인하여 고체함량에 따라 87,90,94로 큰 변화가 없었다. 페라이트 페이\ulcorner의 고체함량 및 소결온도와 무관하게 Ag 성분의 페라이트 쪽으로의 확산현상은 나타나지 않았다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.25 no.12
• /
• pp.1228-1235
• /
• 2014

Input impedance of UHF RFID tag chip is needed to design a tag. In determining the chip impedance, direct measurement method is adopted commonly. In this paper, problems generated from fixtures that interface between tag chip and coaxial-oriented measurement instrument are investigated and the result of the problems is shown, when the direct measurement method is applied. As an alternative to the method, a modeling method is proposed and its validity and accuracy are shown.

• Electronics and Telecommunications Trends
• /
• v.28 no.5
• /
• pp.100-110
• /
• 2013

플립 칩 본딩 기술은 1960년대에 개발된 기술이지만 가격 경쟁력, 경박단소(輕薄短小)의 부품 구현, 뛰어난 전기적 특성으로 인해 최근에 와서 다시금 주목 받고 있고, 관련 시장이 지속적으로 성장하고 있는 분야이다. 기술 응용 분야로는 스마트 폰, 타블렛 PC 등 개인 휴대 단말기에서 고성능 서버, 게임 컨트롤로 등 다양한 제품을 아우르고 있다. 미세 피치의 경우 관련 시장이 2018년까지 연평균 35%의 폭발적인 성장을 보일 것으로 예측되고 있다. 따라서, 국내외 기업, 연구소, 학계 등에서 활발한 연구 활동이 진행되고 있다. 본고에서는 플립 칩 본딩 기술의 세부 기술을 살펴보며 동시에 피치에 따라 각 세부 기술에 있어 최근에 개발되고 있는 기술 동향을 논의하고자 한다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.25 no.4
• /
• pp.483-486
• /
• 2014

Although flip-chip interconnects have smaller parasitics than bonding wires, they should be carefully designed at 60 GHz. Insertion loss at a flip-chip transition may differ as much as 2 dB depending on design parameters. In this paper we present a comprehensive sensitivity analysis to optimize the flip-chip transition.