• 대한전자공학회논문지TE
• /
• 제39권2호
• /
• pp.1-5
• /
• 2002

부동소수점 시스템은 IEEE754 표준을 따른다. 부동소수점 방식의 가산기를 2의 보수를 사용하지 않고 1의 보수를 사용함으로서 간단히 나타낼 수 있다. 즉 이 시스템은 단지 반전을 함으로서 간단하고 빠른 연산을 수행할 수 있도록 하였다. 새롭게 설계된 가산기의 연산속도 향상을 위해 53bit의 캐리 선택 가산기를 사용하였다. 본 논문에서는 연산속도 향상을 위한 고성능의 효율적인 마이크로프로세서 시스템을 위한 부동소수점 가산 장치를 설계하였다.

• 한국통신학회논문지
• /
• 제27권10C호
• /
• pp.963-972
• /
• 2002

DMT 기반의 VDSL 모뎀, OFDM 방식의 DVB 모뎀 등 다중 반송파 변조 시스템에서 핵심 블록으로 사용되는 8192점 FFT/IFFT 프로세서를 설계하였다. 새로운 2단계 수렴 블록 부동점 (two-step convergent block floating-point; TS_CBFP) 스케일링 방법을 제안하여 설계에 적용하였으며, 이를 통해 FFT/IFFT 출력의 신호 대 양자화 잡음 비 (signal-to-quantization-noise ratio; SQNR)가 크게 향상되도록 하였다. 제안된 TS_CBFP 스케일링 방법은 별도의 버퍼 메모리를 사용하지 않아 기존의 방법에 비해 메모리를 약 80% 정도 감소시키며, 따라서 칩 면적과 전력소모를 크게 줄일 수 있다. 입력 10-비트, 내부 데이터와 회전인자 14-비트, 그리고 출력 16-비트로 설계된 8192점 FFT/IFFT 코어는 약 60-㏈의 SQNR 성능을 갖는다. 0.25-$\mu\textrm{m}$ CMOS 셀 라이브러리로 합성한 결과. 약 76,300 게이트와 390K 비트의 RAM, 그리고 39K 비트의 ROM으로 구현되었다. 시뮬레이션 결과, 50-MHzⓐ2.5-V로 안전하게 동작할 것으로 평가되었으며, 8192점 FFT/IFFT 연산에 약 164-$\mu\textrm{s}$가 소요될 것으로 예상된다. 설계된 코어는 Xilinx FPGA에 구현하여 정상 동작함을 확인하였다.

• 부동산연구
• /
• 제27권4호
• /
• pp.51-61
• /
• 2017

본 연구는 산업연관분석을 통해 우리나라 부동산업의 산업구조와 산업연관효과를 미국과 비교 분석함으로써 부동산업의 활성화를 위한 시사점을 도출하고자 하였다. 이를 위해 본 연구에서는 EU에서 2016년 작성한 WIOD에서 제공하는 한국과 미국 산업연관표를 활용하였다. 본 연구의 결과를 요약하면 다음과 같다. 첫째, 한국 부동산업 부가가치가 전 산업에서 차지하는 구성비는 2000년 이후 지속적으로 감소하고 있어 국민경제 위상이 위축되고 있는 반면 미국 부동산업은 전산업 평균보다 빠르게 성장하고 있어 그 위상은 높아지고 있다. 둘째, 한국과 미국 부동산업 모두 부가가치율은 전 산업 평균보다 높지만, 중간수요율은 전 산업 평균보다 낮은 공통점을 가지고 있지만 한국 부동산업의 중간투입율과 중간수요율은 미국보다 낮은 것으로 나타났다. 셋째, 한국 부동산업에 대한 최종수요 변화가 국민경제 전체에 미치는 생산 및 부가가치유발효과가 미국보다 작은 편이다. 넷째, 미국 부동산업의 산업간 연관성의 크기가 한국보다 클 뿐만 아니라 연관성의 범위도 더 넓은 것으로 나타났다. 이러한 분석결과를 바탕으로 향후, 우리나라 부동산업의 활성화를 위해서는 타 산업과의 연관성을 제고하되, 특히 고부가가치 산업과의 연관성을 높이는 정책적 방안 모색이 필요함을 제시하였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제36권6호
• /
• pp.532-542
• /
• 2009

동적 온도 제어 기술은 마이크로프로세서 내부 특정 유닛의 온도가 크게 올라가는 열섬 문제를 해결하기 위해 널리 사용되는 기법으로 냉각 비용을 감소시키고 칩의 신뢰성을 높인다는 장점이 있지만, 기법 적용으로 인해 성능이 저하되는 단점이 있다. 본 논문에서는 부동소수점 응용 프로그램 수행 시 발열 문제를 해결하기 위해 적용되는 동적 온도 제어 기술로 인한 성능 저하를 최소화하기 위하여 듀얼 부동소수점 가산기 구조를 제안하고자 한다. 부동소수점 응용 프로그램을 수행할 때, 가장 많이 활성화되는 유닛 중 하나인 부동소수점 가산기를 두 개로 중복시켜서 접근을 분산시키는 기법을 통해 열섬 문제를 해결하고자 한다. 또한 상호 인접한 유닛 간의 열 전달로 인해 온도가 상승하는 문제를 해결하기 위하여, 열 진달 지연 공간을 마이크로프로세서 내에 배치시키는 방법을 제안한다 제안 기법들의 적용 결과, 동적 온도 관리 기술을 사용하는 환경에서 마이크로프로세서의 최고 온도가 평균 $5.3^{\circ}C$ 최대 $10.8^{\circ}C$ 낮아지면서 발열로 인한 칩의 안정성 저하 문제를 완화시킬 수 있다. 또한 동적 온도 관리 기술이 적용되는 시간을 크게 줄임으로써 프로세서의 성능은 평균 1.41배(최대 1.90배) 향상된다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 제15회 음성통신 및 신호처리 워크샵(KSCSP 98 15권1호)
• /
• pp.438-441
• /
• 1998

최근 미국 내 표준안으로서 많이 사용되고 있는 AC-3 오디오 알고리듬은 그 복잡성으로 인하여 실시간 구현을 위해선 프로세서로 구현하는 것이 적합하다. AC-3 복호화 알고리듬은 많은 부분이 실수연산으로 이루어져 있으므로 소수점을 고려한 연산이 필요한데, 프로세서로 구현할 때는 적은 비용과 빠른 속도로 실수연산을 수행하기 위해서 부동소수점보다는 고정소수점 연산이 유리하다. 그러나 고정소수점 연산시 발생하는 유한 단어길이 효과로 인하여 양자화 오차가 발생하므로 복호화된 오디오 신호의 음질저하를 최소화하기 위해서는 최적화가 필요하다. 본 논문에서는 AC-3 복호화 알고리듬의 부분별 양자화 오차를 분석하고 그 결과 가장 많은 오차를 발생시키는 역 TDAC 변환의 오차를 최적화하였다. Fast TDAC 변환이 FFT로 이루어져 있으므로 고정 소수점 연산시 오차가 적은 FFT 구조를 제안하였다. 제안된 구조를 사용하여 AC-3 고정소수점 복호화기를 C 언어를 사용하여 구현하였으며, AC-3 부동소수점 복호화기와 최종 PCM을 비교하여 그 성능을 평가하였다.

• 한국품질경영학회:학술대회논문집
• /
• 한국품질경영학회 2004년도 품질경영모델을 통한 가치 창출
• /
• pp.419-424
• /
• 2004

부동산업 경영이란 부동산을 경영대상으로 하는 중개, 개발, 투자, 컨설팅 등 제 부동산업을 계획적이고 능동적이며 지속적으로 운영하는 과정, 기술, 과학적 운영 등을 말하는 것으로, 부동산상품과 그 상품을 다루는 인간에 대한 경영을 의미한다. 본 논문은 국내 부동산 시장의 토양 위에 선진부동산시스템을 도입하여 경영체질을 개선하고 경쟁력을 강화하고자 노력하고 있는 ERA-Korea 사를 조사기업으로 선정하여, 우리나라 부동산 기업의 경영활동에 경영패러다임의 변화를 적응시키고, 경영품질을 높이기 위하여 과학적 경영혁신 기법인 6 시그마를 적용하여 본 사례이다. 우선적으로 국내 부동산업의 취약점을 제시하고, 이를 극복하기 위한 부동산업 경영의 변화방향을 모색하였다. 다음으로 부동산 경영의 과학화를 위한 전략방향을 상세히 다루고, 이의 실현을 위한 기회도출을 구체적으로 제시하였다. 본 사례연구를 통하여 국내 부동산 기업에 새로운 경영품질관리 모델을 제시하고 궁극적으로 부동산기업의 경쟁력 강화를 위한 부동산 경영의 과학화 방법이 제시되었으면 한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(4)
• /
• pp.119-122
• /
• 2001

본 논문에서는 음성압축 앨고리즘인 MPEG-4 CELP coder를 16 bit DSP 구현에 필요한 고정소수점 연산구조로 구현하였다. 기본 앨고리즘 중에 LSP 계수를 구하는 방법인 Chebyshev series method 대신 고정소수점 구현에 유리한 Real root method 앨고리즘을 사용하였다. 또한 cosine, log 둥 DSP 명령어가 지원하지 않는 수학 함수들은 미리 계산하여 테이블 적용기법을 사용하였고 고정 소수점 연산에 불리한 나눗셈 연산을 최대한 배제하였다. 고정 소수점 연산 구조로 변환한 후 부동 소수점 연산구조와의 비교를 통하여 오차를 최소화하도록 하였다 구현한 음성코더를 남, 여 각 5문장에 적용했을 때 부동 소수점 연산구조에 비교해 음질의 열화가 없음을 확인하였다.

• 한국정보통신학회논문지
• /
• 제8권5호
• /
• pp.1089-1095
• /
• 2004

주어진 네트워크에서 최적의 스타이너 트리를 구하는 문제는 NP-hard이며, 최적에 가까운 스타이너 트리를 구하기 위하여 유전자 알고리즘을 이용한다. 본 논문에서는 이 문제를 해결하기 위하여 유전자 알고리즘에서 염색체를 기존의 이진스트링 대신 부동소수점으로 표현하였다. 먼저 주어진 네트워크에 Prim의 알고리즘을 적용하여 스패닝 트리를 구하고, 부동소수점 표현을 갖는 유전자 알고리즘을 사용하여 새로운 스타이너 점을 트리에 추가하는 과정을 반복함으로써 최적에 가까운 스타이너 트리를 구했다 이 방법을 사용하면 이진스트링을 사용하는 기존의 방법에 비해서 트리가 보다 빠르고 정확하게 최적에 가까운 스타이너 트리에 접근했다.

• 한국정보통신학회논문지
• /
• 제19권2호
• /
• pp.407-413
• /
• 2015

본 논문에서 제안된 십진 부동소수점 가산기(decimal floating-point adder, DFPA)는 선행 제로 예측기(leading zero anticipator, LZA)를 이용해 임계 경로 단축을 통해 지연시간을 줄임으로서 연산 처리 속도를 향상시키는 파이프라인 구조로 설계하였다. 제안된 십진 부동소수점 가산기의 성능 평가 및 검증 환경은 시뮬레이션에 Flowrian 툴을 사용하였으며, 합성에는 QuartusII 툴 상에서 Cyclone III FPGA를 대상으로 지정하였다. 제안된 방식은 동일한 입력 데이터를 이용하여 기존에 제안된 설계 방식들과 시뮬레이션을 통해 비교 검증한 결과, L.K.Wang이 제안한 방식 및 기존 제안된 방식들보다 각각 11.2%, 5.9%의 성능이 향상되었다. 또한 연산 처리 속도 향상 및 임계 경로 상의 지연 소자의 수가 감소됨을 확인하였다.

• 한국정보통신학회논문지
• /
• 제5권3호
• /
• pp.517-524
• /
• 2001

IEEE-754 부동소수점 표준을 지원하는 radix-2 SRT 제산기 유닛을 redundant binary (RB) 수치계를 이용하여 설계하였다. RB 수치계를 이용함으로써 기존의 2의 보수 수치계를 이용하는 경우에 비해 부분 몫 결정 회로의 동작속도를 약 20-% 향상시킴과 아울러 회로 단순화를 이루었다. 또한, 새로운 RB 가산기 회로를 제안함으로써 가수 제산기를 효율적으로 구현하여 기존의 방식에 비해 면적을 약 20-%의 감소시켰다. 설계된 부동소수점 제산기는 배정도 형식과 5가지의 예외처리 및 4가지의 반올림 모드를 지원하며, Verilog HDL로 설계되어 Verilog-XL로 검증하였다.