• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.157-158
• /
• 2015

본 논문은 직렬 보상 커패시터 사용으로 인해 발생될 수 있는 SSR(Subsynchronous Resonance) 현상을 해석하기 위한 도구로서 EMTDC의 활용에 관해 다루고 있다. EMTDC를 이용한 순시치 기반의 계통 해석은 주파수 스캔이나 Eigenvalue 계산법의 한계를 보완할 수 있다. EMTDC 기반 해석의 효용성을 검증하기 위해 IEEE 2nd Benchmark 모델을 PSCAD/EMTDC로 구현하였고, 시뮬레이션을 통해 유도 발전기 효과와 비틀림 상호작용 및 축 토크 증폭 현상을 검증했다. 또한, SSR의 억제 수단으로 SVC와 보조제어기를 발전기단에 투입하였고, 그 억제 효과를 시뮬레이션으로 검증하였다.

• Proceedings of the KIEE Conference
• /
• 2008.11b
• /
• pp.74-76
• /
• 2008

본 논문에서는 Super-Capacitor라 불리우는 EDLC(전기이중층콘덴서)의 고장진단을 위한 파라미터의 특성 해석에 관한 연구를 수행하였다. 에너지의 저장 및 전압연계를 위한 전력변환장치에는 납측전지 또는 전해커패시터를 사용하여 왔으나 환경문제 및 에너지밀도의 측면에서 불리하여 최근에는 Super-Capacitor의 사용이 주목을 받고 있다. 본 논문에서는 이러한 EDLC의 내부 특성을 해석하기 위하여 EDLC의 등가직렬저항 및 정전용량을 측정하여 진단데이터에 활용이 가능토록 하였으며, 또한 EDLC를 적용한 순간전압 보상장치의 응용 실험을 수행하여 그 결과를 제시하였다.

• Proceedings of the Korean Institute of IIIuminating and Electrical Installation Engineers Conference
• /
• 2004.05a
• /
• pp.473-474
• /
• 2004

인버터는 주로 커패시터 입력형 정류기를 사용하고 있다. 이로 인해 인버터는 역률이 나쁘고 고조파가 발생하며 화학적, 열적 특성의 열화로 인버터 고장율을 증가시킨다. 따라서 평활용 커패시터를 제거하면 불완전한 특성을 갖는 커패시터로 인한 문제점을 해결할 수 있다. 그러나 다시 이로 인하여 발생되는 리플전압으로 인한 문제가 발생하게 된다. 본 연구에서는 이러한 리플을 순시추종 보상형 PWM 제어기를 사용하여 해결하므로 우수한 특성을 갖는 인버터 시스템을 설계할 수 있었다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.154-155
• /
• 2014

본 논문에서는 디젤발전기와 ESS(Energy Storage System)를 이용한 스마트 그린 빌딩의 하이브리드 에너지 시스템을 제안한다. 빌딩 하이브리드 에너지시스템은 다양한 전력원을 가질 수 있는데 기존의 디젤발전기에 화석연료를 저감할 목적으로 풍력발전시스템이나 태양광발전시스템과 같은 형태의 신재생에너지원들이 연계 운전될 수 있다. 여기서 디젤발전기의 느린 출력응답특성으로 인한 계통 전압 불안정화를 보상하기 위해 응답특성이 빠른 배터리와 슈퍼커패시터로 이루어진 에너지 저장장치와의 연계운전 기술을 제안하고 시뮬레이션 하였다.

• Proceedings of the KIPE Conference
• /
• 2014.07a
• /
• pp.116-117
• /
• 2014

본 논문에서는 3상 IPM을 사용하여 2상 유도전동기를 위한 2레그형 인버터를 설계하였다. 3상 IPM은 6개의 스위칭 소자를 내장하고 있어서 이중 4개는 2레그형 인버터로 사용하고, 나머지 2개는 역률제어 회로에 이용할 수 있다. 이렇게 하면 하드웨어의 추가를 최소화하면서 역률제어 기능을 갖는 2레그형 인버터를 구현할 수 있다. 2레그형 인버터에서는 반드시 직류링크에 2개의 커패시터를 직렬로 연결하는데, 입력 전원의 반주기 마다 각각의 커패시터에 충방전 동작이 수행된다. 이러한 동작으로 인해 2개의 커패시터에 전압 불균형이 발생할 수 있고 커패시터 용량이 서로 다를 경우에는 이 전압 리플이 더욱 커지게 되며, 이것은 전동기에 불평형 전류를 공급하게 되어 전동기의 토크리플을 발생시킨다. 본 논문에서는 직류링크의 전압 불균형 문제가 전동기에 미치는 영향을 분석하고, 이러한 전압 불균형을 보상하여 전동기의 토크리플을 제거하고 동작특성을 개선하는 방법을 제안하며, 컴퓨터 시뮬레이션을 통하여 이를 검증한다.

• Proceedings of the KIEE Conference
• /
• 1994.11a
• /
• pp.72-74
• /
• 1994

This paper presents a linear quadratic gaussian(LQG) based power system stabilizer(PSS) to control subsynchronous resonance(SSR) that occurs in a series capacitor compensated power systems. The complete SSR system based on the IEEE first benchmark model is employed in this study. Eigenvalue analysis and time domain simulations using a nonlinear system model show that the proposed PSS controls SSR efficiently.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.1
• /
• pp.45-51
• /
• 2009

A low-voltage, low-power analog CMOS front-end for a cardiac pacemaker is proposed. The circuits include a 4th order switched-capacitor (SC) filter with a passband of 80-120 Hz and a SC variable gain amplifier whose control range is from 0 to 24-dB with 0.094 dB step. An inverter-based switched-capacitor circuit technique is used for low-voltage operation and ultra-low power consumption, and correlated double sampling technique is used for reducing the finite gain effect of an inverter. The proposed circuit has been designed in a $0.35-{\mu}m$ CMOS process, and it achieves 80-dB SFDR at 5-kHz sampling frequency. The power consumption is only 330 nW at 1-V power supply.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.17 no.9
• /
• pp.21-26
• /
• 2016

This paper presents a step-down DC-DC buck converter with a CCM/DCM dual-mode function for the internal power stage of portable electronic device. The proposed converter that is operated with a high frequency of 1 MHz consists of a power stage and a control block. The power stage has a power MOS transistor, inductor, capacitor, and feedback resistors for the control loop. The control part has a pulse width modulation (PWM) block, error amplifier, ramp generator, and oscillator. In this paper, an external capacitor for compensation has been replaced with a multiplier equivalent CMOS circuit for area reduction of integrated circuits. In addition, the circuit includes protection block, such as over voltage protection (OVP), under voltage lock out (UVLO), and thermal shutdown (TSD) block. The proposed circuit was designed and verified using a $0.18{\mu}m$ CMOS process parameter by Cadence Spectra circuit design program. The SPICE simulation results showed a peak efficiency of 94.8 %, a ripple voltage of 3.29 mV ripple, and a 1.8 V output voltage with supply voltages ranging from 2.7 to 3.3 V.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.24 no.2
• /
• pp.139-145
• /
• 2024

This paper presents the design of a voltage controlled oscillator (VCO) which is one of the key building blocks in modern wireless communication systems with small VCO gain (K_vco) variation. To compensate conventional large K_vco variation, a series varactor bank has been added to the conventional LC-tank with parallel capacitor bank array. And also, in order to achieve excellent phase noise performance while maintaining wide tuning range, a mixed coarse/fine tuning scheme(series varactor array and parallel capacitor array) is chosen. The switched varactor array bank is controlled by the same digital code for switched capacitor array without additional digital circuits. For use at a low voltage of 1.2V, the proposed current reference circuit in this paper used a current reference circuit for safety with the common gate removed more safely. Implemented in a TSMC 0.13㎛ CMOS RF technology, the proposed VCO can be tuned from 4.4GH to 5.3GHz with the K_vco (VCO gain ) variation of less than 9.6%. While consuming 3.1mA from a 1.2V supply, the VCO has -120dBc/Hz phase noise at 1MHz offset from the carrier of the 5.3 GHz.

• Proceedings of the KSR Conference
• /
• 2009.05a
• /
• pp.879-891
• /
• 2009

Impedance of rails is increased by the magnetic coupling between rails and reinforcing bars in the concrete slab track. Currently, the current of track circuit has been compensated by installing the compensation capacitors on track circuit because of increasing the impedance of rails. In case of a rapid transit railway, the compensation capacitors are installed every 20[m] to compensate the current of track circuit in the concrete slab track. Because the interval of one block for a rapid transit railway is as long as 1500[m], the compensation capacitors are installed about the number of 70$\sim$75 on track circuit. However, in case the compensation capacitors are broken over the number of three, it is a problem that the amplitude of current is under standard amplitude of current which is 0.8[A]. In this paper, it was suggested installing a compensation capacitor by using resonance phenomenon on the concrete slab track. We represent the electrical model of track circuit and the four terminal network, calculate the parameters demanded for the electrical model in the concrete slab track. Also, we computed the position and capacitance of the compensation capacitor about 2040[Hz], 2400[Hz], 2760[Hz], 3120[Hz] which currently is the track circuit frequency in the Gyeongbu rapid transit railway and demonstrated the validity of it, using the Matlab and PSpice program.