• Title/Summary/Keyword: 보상회로

Search Result 1,031, Processing Time 0.026 seconds

전류 제어 방식을 갖는 DC-DC 변환기의 가변 기울기 보상 회로에 대한 연구

  • Jeong, U-Ju;Choe, Jung-Ho
    • The Magazine of the IEIE
    • /
    • v.37 no.8
    • /
    • pp.86-94
    • /
    • 2010
  • 본 논문에서는 전류 제어 방식을 갖는 DC-DC 변환기에 사용되는 기울기 보상회로에 있어서 가변적으로 동작하는 기울기 보상회로를 제안하였다. 시비율이 50% 이상으로 동작하는 DC-DC 변환기의 시스템의 안정도를 유지하기 위해서는, 램프 기울기 보상회로가 반드시 필요하다. 고정적인 기울기의 보상은 동작 범위를 제한하게 된다. 제안된 가변 기울기 보상회로는 넓은 범위의 입력 전압과 출력 전압에 적합하도록 설계 되었으며, LED 드라이버 응용분야에 적용하기 위한 DC-DC 변환기에 사용되었다. 동작을 검증하기 위하여, 0.35-um BDC 공정으로 회로를 제작하여 측정하였다.

  • PDF

Design of a new adaptive circuit to compensate for aging effects of nanometer digital circuits (나노미터 디지털회로의 노화효과를 보상하기위한 새로운 적응형 회로 설계)

  • Kim, Kyung Ki
    • Journal of Korea Society of Industrial Information Systems
    • /
    • v.18 no.6
    • /
    • pp.25-30
    • /
    • 2013
  • In nanoscale MOSFET technology, aging effects such as Negative Bias Temperature Instability(NBTI), Hot carrier Injection(HCI), Time Dependent Dielectric Breakdown (TDDB) and so on which affect circuit reliability can lead to severe degradation of digital circuit performance. Therefore, this paper has proposed the adaptive compensation circuit to overcome the aging effects of digital circuits. The proposed circuit deploys a power gating structure with variable power switch width and variable forward body-biasing voltage in order to adaptively compensate for aging induced performance degradation, and has been designed in 45nm technology.

Design of an Offset-Compensated Low-Voltage Rail-to-Rail CMOS Opamp with Ping-Pong Control (Ping-Pong Control을 사용한 옵셋보상된 저전압 Rail-to-Rail CMOS 증폭회로 설계)

  • 이경일;오원석;박종태;유종근
    • Journal of the Korean Institute of Telematics and Electronics C
    • /
    • v.35C no.12
    • /
    • pp.40-48
    • /
    • 1998
  • An offset compensation scheme for rail-to-rail CMOS op-amps with complementary input stages is presented. Two auxiliary amplifiers are used to compensate for the offsets of NMOS and PMOS differential input stages, and ping-pong control is employed for continuous-time operation. A 3V offset-compensated rail-to-rail CMOS op-amp has been designed and fabricated using a 0.8$\mu\textrm{m}$ single-poly, double-metal CMOS process. Measurement results show that offsets are reduced about 20 times by this scheme.

  • PDF

Real-time Measurement of Motion Errors Using Extended Twyman-Green Interferometry (확장 트와이만-그린 간섭계를 이용한 직선 운동오차의 실시간 측정)

  • 배은덕;오정석;김승우
    • Proceedings of the Optical Society of Korea Conference
    • /
    • 2003.02a
    • /
    • pp.90-91
    • /
    • 2003
  • 대부분의 가공기 혹은 측정기에 있어 이송테이블은 그 기능수행의 기본을 담당하고 있으며 이송테이블의 운동 정밀도와 고속화는 목표하는 정밀도와 생산성으로 직결된다. 종래에는 형상특성, 열변형 등의 계통 오차만을 오프라인(Off-line)으로 측정하고 소프트웨어적으로 보상하는 방법을 사용하였으나 초정밀 분야에서 요구되는 테이블의 운동정밀도는 기계적 강성한계를 넘는 정밀도이므로, 테이블 이송 시 발생하는 운동오차를 실시간으로 측정하고, 보상할 수 있는 온라인(On-line)개념의 능동형 보상이 필요하다. (중략)

  • PDF

Analysis on the PMD compensator's limitation from PDL in the optical communication system (광통신 시스템에서 PDL로 인한 PMD 보상 수준 한계에 대한 연구)

  • 김나영;이덕기;윤호성;박남규
    • Korean Journal of Optics and Photonics
    • /
    • v.12 no.1
    • /
    • pp.32-39
    • /
    • 2001
  • We analyze the effectiveness of the PMD compensation as a function of the link PDL, to acquire the guidelines for the successful deployment of PMDC. Result shows that the amount of BER improvement from the PMDC is decreased as the link PDL increases. Because PDL elements in the transmission system make well-defined two PSPs under the absence of PDL not orthogonal anymore, and proper definition of fast and slow polarization harder. Accordingly, consideration of PDL's potential effects must be needed for design of polarization mode dispersion compensation.sation.

  • PDF

On the Enhancement of the Recognition Performance for Back Propagation Neural Networks (역전파 선경회로망의 인식성능 향상에 관한 연구)

  • 홍봉화;이지영
    • Journal of the Korea Society of Computer and Information
    • /
    • v.4 no.4
    • /
    • pp.86-93
    • /
    • 1999
  • This paper proposes the multi-modular neural network and compensative input algorithm. The former is to reduce convergence speed which is one of the neural network's inveterate problems, and the latter is to improve the recognition performance of the neural network. This paper consists of two major parts and a simulation. First, it shows the structure of mu1ti-modular neural network, which is applied to the recognition of Korean, English characters and numbers. Second, it describes the compensative input algorithm and shows the steps that determine the compensative input. The proposed algorithm was tested and compared with the existing neural networks in the recognition of Korean and English characters and numbers. The convergence speed is three times or more faster than the existing neural network. In the case that compensative input was applied to neural network, the recognition rate was improved more than 10%.

  • PDF

Minimizing in Tracking Error Using Neural Network for Free-ranging Automated Guided Vehicle (신경회로망을 이용한 자율주행 반송차의 경로추종오차의 최소화)

  • 정인철;곽윤근;김수현;이두용;김동규
    • Proceedings of the Korean Institute of Intelligent Systems Conference
    • /
    • 1998.10a
    • /
    • pp.330-340
    • /
    • 1998
  • 자율주행 반송차가 주어진 경로를 따라 주행 할 때 주행면의 불균일성과 같은 외란요인과 자율반송차 시스템 자체의 비선형성 등으로 인하여 원치 않는 경로추종오차가 발생하게 되는데 본 연구에서는 이러한 경로추종오차를 최소화하기 위해서 신경회로망을 이용한 경로추종 오차 보상방법을 제안한다. 본 방법에서는 신경회로망을 통하여 조향각 보상량을 제공하므로써 경로추종오차를 보상한다. 신경망은 다층 퍼셉트론을 채용하였으며 역전파 알고리즘의 최급강하규칙(Gradient descent rule)을 이용하여 학습을 수행하였다. 본 제안에서는 학습오차를 경로추종오차로부터 정의하므로써 경로추종오차가 최소화되록 신경회로망을 학습시켰다. 제안된 방법의 타당성은 다양한 경로에 대한 모의실험 및 실제 실험을 통하여 검증하였다.

  • PDF

CMOS Integrated Capacitive Fingerprint Sensor with Pixel-level Auto Calibration Circuit (픽셀단위 자동보상회로가 적용된 용량형 지문센서의 CMOS구현)

  • Jung, Seung-Min
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.44 no.3 s.357
    • /
    • pp.65-71
    • /
    • 2007
  • We propose a pixel-level automatic calibration circuit scheme that initializes a capacitive fingerprint sensor LSI to eliminate the influence of the surface condition and environment, which is degraded by dirt during long-time use, process variation and ambient temperature. The sample chip is fabricated on $0.35{\mu}m$ standard CMOS process. The calibration is executed by optimizing the reference voltage in each pixel to make the sensor signals of all pixels the same. The calibration control circuit is composed of the sensing circuit and charge pumping circuit, and calibrates all pixels in a short time. 16-level gray scale fingerprint images can be captured to increase the accuracy of identification. This confirms that the scheme is effective for capturing consistent clear images during long-time use.

Gyrator-Based Analyses of Resonant Circuits in Inductive Power Transfer Systems (자이레이터를 이용한 자기유도 전력전달시스템의 공진 회로 해석)

  • Sohn, Yeong H.;Choi, Bo H.;Cho, Gyu-Hyeong;Rim, Chun T.
    • Proceedings of the KIPE Conference
    • /
    • 2015.07a
    • /
    • pp.17-18
    • /
    • 2015
  • 본 논문에서는 자이레이터를 사용하여 자기유도 전력전달시스템(IPTS)의 보상 회로를 해석하는 방식을 제안한다. 보상회로를 주로 구성하는 갖가지 공진 회로와 유도 결합 코일이 자이레이터의 특성을 가지고 있음을 보인다. 그러므로, 자이레이터의 바람직한 특성들을 보상 회로의 전원-로드 이득, 전원의 역률 등을 해석하는데 사용할 수 있음을 보인다. 제안된 해석 방식은 적용이 간편하고 서로 다른 보상 회로에도 동일한 형태로 적용된다는 장점이 있다.

  • PDF