• 제목/요약/키워드: 병렬-직렬 구조

검색결과 146건 처리시간 0.03초

병렬 구조를 이용한 Turbo Product Code 성능 분석 (Performance Analysis of Turbo Product Code Using Parallel Structure)

  • 이태길;정지원
    • 한국통신학회논문지
    • /
    • 제29권2C호
    • /
    • pp.181-186
    • /
    • 2004
  • 최근 터보 부호에 비해서 구현시 복잡하지 않고, 높은 부호화율에서 거의 샤논 이론에 접근하는 Turbo Product Code에 대해 관심이 고조되고 있다. 본 논문에서는 기존의 Turbo Product code 복호기에서 row과 column을 직렬로 복호를 하지 않고 복호 구조가 병렬로 동작하는 Turbo Product code 복호기를 제안한다. 모의 실험을 한 결과 기존의 방식에 비해 복호 지연이 줄어들고 성능면에서 직렬 방식과 거의 비슷한 성능이 나타난다.

$GF(2^m)$ 상의 저복잡도 고속-직렬 곱셈기 구조 (Low Complexity Architecture for Fast-Serial Multiplier in $GF(2^m)$)

  • 조용석
    • 정보보호학회논문지
    • /
    • 제17권4호
    • /
    • pp.97-102
    • /
    • 2007
  • 본 논문에서는 $GF(2^m)$ 상의 새로운 저복잡도 고속-직렬 곱셈기 구조를 제안하였다. 고속-직렬 곱셈기는 유한체 $GF(2^m)$의 표준기저 상에서 동작하며, 직렬 곱셈기 보다는 짧은 지연시간에 결과를 얻을 수 있고, 병렬 곱셈기 보다는 적은 하드웨어로 구현할 수 있다. 이 고속-직렬 곱셈기는 회로의 복잡도와 지연시간 사이에 적절한 절충을 꾀할 수 있는 장점을 가지고 있다. 그러나 기존의 고속-직렬 곱셈기는 t배의 속도를 향상시키기 위하여 (t-1)m개의 레지스터가 더 사용되었다. 본 논문에서는 레지스터 수를 증가시키지 않는 새로운 고속-직렬 곱셈기를 설계하였다.

코일의 직.병렬결합을 이용한 초전도 사고전류제한기의 동작전류 증가 (Increase of Operational Current in a SFCL using Series or Parallel Coupling of Coils)

  • 임성훈
    • 조명전기설비학회논문지
    • /
    • 제21권10호
    • /
    • pp.46-51
    • /
    • 2007
  • 본 논문에서는 두 코일의 직 병렬결합을 이용한 초전도 사고전류제한기의 사고전류제한 특성을 분석하였다. 구조는 병렬 또는 직렬로 연결된 두 코일과 두 코일 중 하나와 직렬 또는 병렬로 연결되는 초전도 소자로 구성된다. 동작원리는 사고전에는 초전도 소자는 초전도 상태에 있어 병렬 또는 직렬로 연결된 두 코일에 의해 발생되는 자속은 서로 상쇄되어 두 코일에 유기되는 전압이 제로를 유지하게 되지만 사고가 발생할 경우 초전도 소자의 저항이 발생되어 두 코일에서 발생되는 자속은 더 이상 상쇄되지 않게 된다. 따라서 두 코일에 전압이 유기되고 이에 따라 사고전류를 제한하게 된다. 단락실험을 통해 두 코일의 직 병렬결합에 따른 사고전류제한 특성을 분석하였으며 분석을 동해 사고전류제한기의 동작전류를 증가시킬 수 있음을 확인하였다.

6자유도 병렬형 로봇 메니퓰레이터의 기구학적 해석 (A Study on the Kinematic Analysis of a 6-DOF Parallel Robot Manipulator)

  • 류길하;조병관
    • 한국정밀공학회지
    • /
    • 제12권5호
    • /
    • pp.149-156
    • /
    • 1995
  • 본 연구의 목적은 6자유도를 가진 병렬형 메니퓰레이터의 기구학적 해석을 하는데 있다. 일반적인 산업용 로봇의 구조는 링크가 직렬로 연결된 형상을 하고 있으며 이러한 형태는 넓은 작업공간의 확보와 유연성이 뛰어난 장점이 있는 반면에 각 링크의 오차가 메니퓰레이터의 끝단에서 누적되어 나타나게 되고 구동렬이 증가하게 되는 단점을 지니고 있다. 이러한 단점을 극복하기 위하여 정밀한 위치제어가 필요한 경우에는 병렬형 형태의 링크를 지닌 구조를 사용하고 있다. 병렬형 메니퓰레이터의 역기구학적 해석은 비교적 단순한 데 반하여 정기구학적 해 석은 비선형 방정식의 형태로 나타나며 해석적으로 그 해를 구하기가 쉽지 않다. 본 연구에서는 6자유도를 지닌 병렬형 메니퓰레이터의 기구학적 해석을 수행하였으며 예제를 통하여 검정하였다.

  • PDF

병렬형 마일드 하이브리드 차량에 대한 운전전략 비교연구 (Comparative Study of Control Strategies for a Parallel Mild Hybrid Electric Vehicle)

  • 기영훈;유춘영;문찬우;정구민;안현식;김도현
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.241-242
    • /
    • 2007
  • 병렬형 마일드 HEV(Hybrid Electric Vehicles)는 동력변환과정이 적어 구동계 전체의 효율이 직렬형에 비해 우수하고 다양한 구조를 가질 수 있으며 기존차량에 적용하기 쉽다는 장점이 있으나 구조 및 제어가 복잡하다. 따라서 병렬형 마일드 HEV의 성능을 예측하고 적절한 제어기를 설계하기 위해서는 구성요소의 종류 및 규격과 제어전략에 따른 HEV의 성능을 해석할 수 있는 체계적인 방법이 필요하다. 따라서 본 논문에서는 Simulink 소프트웨어를 이용한 모듈화 모델링에 의하여 병렬형 HEV의 구성요소를 모델링하고 이로부터 병렬형 HEV의 성능해석 및 운전제어전략의 특성을 비교할 수 있도록 한다.

  • PDF

부분병렬 알고리즘 기반의 LDPC 부호 구현 방안 (Design Methodology of LDPC Codes based on Partial Parallel Algorithm)

  • 정지원
    • 한국정보전자통신기술학회논문지
    • /
    • 제4권4호
    • /
    • pp.278-285
    • /
    • 2011
  • 본 논문에서는 DVB-S2 표준안에서 권고되고 있는 irregular LDPC 부호의 다양한 부호화율에서 부호화 방식 및 복호화 방식에 대해 살펴보고 이에 대한 성능분석을 하였다. 또한 이의 구현에 있어서 효율적인 메모리 할당 및 이에 따른 구현 방법에 대해 연구하였다. LDPC 복호기를 구현하는 방안에는 직렬, 부분병렬, 완전병렬 방식이 있으며, 부분병렬방식이 하드웨어 복잡도와 복호속도를 절충하는 방안이다. 따라서 본 논문에서는 부분병렬 구조를 기반으로 하는 LDPC 복호기의 메모리 설계에서 효율적인 체크노드, 비트노드, LLR 메모리의 구조를 제안하고저 한다.

TBB, Cilk Plus를 이용한 병렬 접미사 트리 생성 알고리즘 구현 및 성능 분석 (Implementation and analysis of a parallel suffix tree construction algorithm using TBB and Cilk Plus)

  • 서준호;나중채
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2012년도 한국컴퓨터종합학술대회논문집 Vol.39 No.1(A)
    • /
    • pp.403-405
    • /
    • 2012
  • 접미사 트리는 문자열 압축, 텍스트 처리, 생물정보학 등 다양한 응용 분야에서 사용되는 인덱스 자료구조이다. 최근 64bit 하드웨어와 멀티코어 CPU가 보급됨에 따라 메모리상에서 병렬로 접미사 트리를 생성하는 알고리즘이 활발히 연구되고 있다. 본 논문에서는 McCreight의 선형시간 알고리즘과 Chen의 병렬 알고리즘을 기반으로 메모리상에서 접미사 트리를 병렬로 생성하는 구현 방법을 보였으며, TBB, Cilk Plus와 같은 병렬 프로그래밍 라이브러리를 이용하여 병렬 알고리즘을 구현하였다. 알고리즘 실험 결과 병렬로 수행한 알고리즘이 직렬로 수행한 결과보다 최대 4배 가량 성능 향상을 얻을 수 있었으며, 병렬 라이브러리를 사용함으로써 가지는 오버헤드는 극히 적은 것으로 나타났다.

Multiband OFDM UWB(Ultra Wide Band) 통신시스템을 위한 저전력 FFT(Fast Fourier-Transform) 설계에 관한 연구 (A Research on Low-power FFT(Fast Fourier Transform) Design for Multiband OFDM UWB(Ultra Wide Band) Communication System)

  • 하종익;김인수;민형복
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2009년도 제40회 하계학술대회
    • /
    • pp.2119.1_2120.1
    • /
    • 2009
  • UWB(Ultra Wide Band)는 차세대 무선통신 기술로 무선 디지털펄스라고도 한다. GHz대의 주파수를 사용하면서도 초당 수천~수백만 회의 저출력 펄스로 이루어진 것이 큰 특징이다[1]. 기존 무선통신 기술의 양대 축인 IEEE 802.11과 블루투스 등에 비해 속도와 전력소모 등에서 월등히 앞서고 있으며, SoC(System on a Chip)의 저전력 구현에 대한 연구가 활발히 진행되고 있다. OFDM은 크게 FFT(Fast Fourier Transform) 블록, Interpolation /decimation 필터 블록, 비터비 블록, 변복조 블록, 등화기 블록 등으로 구성된다. 고속 시스템에서는 대역효율성이 우수한 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 사용하고 있으며, OFDM 전송방식은 직렬로 입력되는 데이터 열을 병렬 데이터 열로 변환한 후에 부반송파에 실어 전송하는 방식이다. 이와 같은 병렬화와 부반송파를 곱하는 동작은 IFFT와 FFT로 구현이 가능한데, FFT 블록의 구현 비용과 전력소모를 줄이는 것이 핵심사항이라고 할 수 있다. 기존논문에서는 OFDM용 FFT 구조로 단일버터플라이연산자 구조, 파이프라인 구조, 병렬구조 등의 여러 구조가 제안되었다[2]. 본 논문에서는 Radix-8 FFT 알고리즘 기반의 New partial Arithmetic 저전력 FFT 구조를 제안하였다. 제안한 New partial Arithmetic 저전력 FFT구조는 곱셈기 대신 병렬 가산기를 이용 하여 지금까지 사용되는 FFT 구조보다 전력소모를 줄일 수 있음을 보였다.

  • PDF

자속구속형 초전도 사고전류 제한기의 직렬연결을 통한 동시 퀜치 특성 향상 (Improvement of Simultaneous Quench Characteristic of Flux-Lock Type Superconducting Fault Current Limiters Through Its Series Connection)

  • 임성훈
    • 조명전기설비학회논문지
    • /
    • 제21권8호
    • /
    • pp.102-106
    • /
    • 2007
  • 본 논문에서는 자속구속형 초전도 사고전류제한기의 전압등급증대를 위한 방안으로 하나의 철심을 매개로 직렬로 연결된 자속구속형 초전도 사고전류제한기를 제안하고 이의 사고전류제한 특성을 분석하였다. 직렬 연결된 각각의 자속구속형 초전도 사고전류제한기의 구조는 두 개의 코일이 하나의 철심을 매개로 병렬로 연결되며 초전도 소자가 두 코일중 하나의 코일과 직렬로 연결된 구조를 가진다. 하나의 철심을 매개로 공유된 내부자속은 직렬연결된 각각의 자속구속형 초전도 사고전류제한기를 구성하는 초전도 소자들의 임계전류차이로 인한 불균일한 전력분담을 균일하게 유지시켜 주는 것을 실험을 통해 확인하였다.

MPEG DCT 계수의 특징을 이용한 효율적인 VLC/VLD의 VLSI 설계 (VLSI design of efficient VLC/VLD utilizing the characteristics of MPEG DCT coefficients)

  • 공종필;김영민
    • 전자공학회논문지B
    • /
    • 제33B권1호
    • /
    • pp.79-86
    • /
    • 1996
  • 본 논문은 가변길이코드의 encoding/decoding를 위한 간단하고도 메모리 측면에서 효율적인 구조를 제안한다. MPEG1 DCT계수를 encoding/decoding함으로써 구현한 본 구조에서 114개의 DCT계수를 메모리 매핑하는데 최소인 7비트의 어드레스가 할당되도록 하였고, 직렬-병렬 및 병렬-직렬 변환용 쉬프트 레지스터와 code mapping ROM을 결합시킨 구조로써 최소의 플립플롭 및 메모리를 사용하여 구현하였다. 속도측면에선 COMPASS tool(0.8${\mu}m$ CMOS technology standard cells)을 사용해서 시뮬레이션 해본 결과 encoding/decoding의 경우 모두 50Mbps의 동작속도를 얻을 수 있었다.

  • PDF