• 한국정보통신학회논문지
• /
• 제14권4호
• /
• pp.859-867
• /
• 2010

본 논문에서는 일반적인 비트기반의 비선형 결합함수를 고속화하기 위하여 워드기반 스트림 암호에서 적용될 워드기반 비선형 결합함수 구조를 제안하였다. 특히, 워드기반 병렬구조를 갖는 PS-WFSR을 제안하였고, 이를 활용하여 비트 기반 비선형 결합함수를 고속화시킨 4가지 형태의 워드기반 병렬형 비선형 결합함수를 다음과 같이 제안하였다. m-병렬 워드기반 비메모리 비선형 결합함수, m-병렬 워드기반 메모리 비선형 결합함수, m-병렬 워드기반 비선형 필터함수, m-병렬 워드기반 클럭조절형 함수를 제안하였고, 마지막으로 m-병렬 워드기반 DRAGON의 병렬 구조를 통하여 그 성능을 분석하였다.

• 대한기계학회논문집B
• /
• 제39권2호
• /
• pp.191-197
• /
• 2015

본 연구에서는 분산 메모리시스템에서의 압력 방정식의 병렬해법을 위하여 MPI(Message Passing Interface)와 하이브리드 병렬기법을 사용하였다. 두 모델은 영역분할 기법을 활용하며, 하이브리드 기법은 성능이 양호한 두 가지 영역분할에 대해 수행하였다. 두 병렬기법의 성능을 비교하기 위해서 다양한 문제 크기에 대해 최대 96개의 쓰레드를 사용하여 속도향상을 측정하였다. 병렬 성능은 캐쉬 메모리에 따른 문제의 크기 및 MPI 통신, OpenMP 지시어의 부하에 대해 영향을 받음을 확인하였다. 문제의 크기가 작은 경우에는 쓰레드가 증가할수록 MPI 통신 및 OpenMP 지시어 부하에 대한 비율이 상대적으로 크기 때문에 병렬 성능이 좋지 않으며, MPI 통신 부하보다는 OpenMP 지시어 부하가 상대적으로 크므로 MPI 병렬 기법의 병렬 성능이 더 우수하다. 문제의 크기가 큰 경우에는 캐쉬 메모리의 활용도가 높고 MPI 통신 및 OpenMP 지시어 부하에 대한 비율이 낮아 병렬 성능이 좋으며, OpenMP 지시어보다 MPI 통신에 의한 부하가 더 지배적이어서 하이브리드 병렬 성능이 MPI 병렬 성능보다 더 양호하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권5호
• /
• pp.457-467
• /
• 2000

본 논문에서는 분산 메모리 구조를 갖는 병렬 컴퓨터 상에서 방대한 크기를 갖는 볼륨 데이터의 효과적인 가시화를 위한 병렬 광선 투사법을 제안한다. 데이터의 압축을 기반으로 하는 본 기법은 다른 프로세서의 메모리로부터 데이터를 읽기보다는 자신의 지역 메모리에 존재하는 압축된 데이터를 빠르게 복원함으로써 병렬 렌더링 성능을 향상시키는 것을 목표로 한다. 본 기법은 객체-순서와 영상-순서 탐색 알고리즘 모두의 정점을 이용하여 성능을 향상시켰다. 즉, 블록 단위의 최대-최소 팔진트리의 탐색과 각 픽셀의 불투명도 값을 동적으로 유지하는 실시간 사진트리를 응용함으로써 객체-공간과 영상-공간 각각의 응집성을 이용하였다. 본 논문에서 제안하는 압축 기반 병렬 볼륨 렌더링 방법은 렌더링 수행 중 발생하는 프로세서간의 통신을 최소화하도록 구현되었는데, 이러한 특징은 프로세서 사이의 상당히 높은 데이터 통신 비용을 감수하여야 하는 PC 및 워크스테이션의 클러스터와 같은 더욱 실용적인 분산 환경에서 매우 유용하다. 본 논문에서는 Cray T3E 병렬 컴퓨터 상에서 Visible Man 데이터를 이용하여 실험을 수행하였다.

• 한국통신학회논문지
• /
• 제26권9A호
• /
• pp.1492-1498
• /
• 2001

DS-CDMA 시스템에서 다중 사용자간섭에 의한 성능 저하를 방지하기 위하여 비교적 구조가 간단하고, 성능이 우수한 병렬 간섭제거기가 이용된다. 본 논문에서는 병렬간섭제거기에 이용되는 기존 검파기의 파라미터의 최적화를 통하여 적응 병렬간섭제거기의 성능을 분석하고, 새로운 시험검파기인 HTNZ 검파방식을 제안한다. 적응 병렬간섭제거기는 기존의 부분 병렬간섭제거기에서 사용하는 고정된 값의 가중치를 NLMS 적응 알고리즘을 이용하여 적응적으로 계산하는 방법을 사용하였다. 시뮬레이션 결과 제안하는 방법이 기존의 hard 검파방식에 비해 사용자 용량이 57% 증가하는 향상된 결과를 얻었다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제4권3호
• /
• pp.85-90
• /
• 2015

본 논문에서는 새로운 병렬 이벤트구동 로직 시뮬레이션 기법을 제안한다. 제안한 예측에 기반한 병렬 이벤트구동 시뮬레이션 기법은 병렬 이벤트구동 시뮬레이션에서 다른 로컬시뮬레이션과의 연동 과정에서 사용되는 입력값과 출력값에 실제값과 예측값을 함께 사용함으로써 성능 향상의 제약 요소인 동기 오버헤드 및 통신 오버헤드를 크게 감소시킬 수 있다. 본 논문에서 제안한 예측기반 병렬 이벤트구동 로직 시뮬레이션의 유용함은 다수의 디자인들에 적용한 실험을 통하여 확인할 수 있었다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권1호
• /
• pp.43-52
• /
• 1999

이 논문은 다른 병렬컴퓨터들의 비교를 통한 예를 이용하여 다음의 3 질문엣 중점을 두었다. (ⅰ) 각각의 다른 효율의 기준들이 다르게 적용되었을 때 어떻게 비교할 수 있는가\ulcorner (ⅱ) 병렬 컴퓨터의 설계에 있어서 연산과 통신 등의 구조적인 균형이 어떻게 컴퓨터의 효능에 영향을 미치게 되는가\ulcorner(ⅲ) 작은수의 빠른 프로세서들을 가진 병렬 컴퓨터와 많은 수의 덜 빠른 프로세서들을 가진 병렬컴퓨터중 어떤 것이 더 나은가\ulcorner 이 논문에서는 병렬컴퓨터 MasPar 16K 프로세서 MP-1과 4K 프로세서 MP-2가 예로써 비교된다. MP-2는 MP-1보다 프로세서의 개수는 적지만, 프로세서의 연산속도는 MP-1 보다 4-5 배 빠르다. 3가지의 다른 잘 알려진 수치 알고리즘들을 이용한 연산, 통신, 메모리 접근 그리고 기타의 오버헤드의 분석을 통하여 위의 질문들이 연구된다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 추계학술발표논문집 (상)
• /
• pp.805-808
• /
• 2000

통신망의 급격한 발전과 통신 속도의 향상에 따라 암호 알고리듬의 고속화 필요성이 절실하다. 본 논문에서는 LFSR을 고속화하기 위하여 한 클럭에 m번의 이동이 이루어지는 고속형 HS-LFSR을 제안하였고, 이를 기본으로 다수의 키 수열 발생기를 병렬 연결하여 속도를 개선시킨 병렬형 스트림암호를 제안하였다. 그리고 병렬형 스트림 암호 예로서 m-병렬 합산 수열 발생기(m-parallel SUM-BSG)를 제안하여 m = 8인 병렬 발생기를 세부 설계 예시하였으며, 제안된 발생기는 기존의 비도 수준을 유지하면서 처리 속도를 m배 높일 수 있음을 확인하였다.

• 한국항공우주학회지
• /
• 제32권10호
• /
• pp.38-45
• /
• 2004

본 논문에서는 병렬 랜더링 기법의 특정들을 고창하고 이를 토대로 대규모 유한요소 해석결과를 효율적으로 가시화 할 수 있는 병렬 가시화 알고리듬을 제안하였다. 제안된 알고리듬은 요소영역별 계산을 기반으로 하는 병렬 유한요소 해석의 특성에 적합하도록 부분 후 분류방식을 기반으로 설계되었으며, 이미지 조합 과정에 수반되는 네트워크 통신을 효율화하고자 이진 트리구조 통신 패턴을 적용하여 구성되었다. 자체 개발된 소프트웨어를 이용하여 벤치마킹 테스트를 수행하고, 이를 통해 제안된 알고리듬의 병렬 가시화 성능을 측정하였다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2013년도 추계학술대회 논문집
• /
• pp.131-132
• /
• 2013

BESS를 대용량화 하기 위하여 병렬운전에 관련하여 많은 연구가 진행 중이다. 병렬운전 알고리즘의 제어 목표는 인버터 간의 순환전류를 제거하고, 부하 분담이 균등하게 하는 것에 있다. 이를 위하여 연구되었던 방법 중 전압 제어와 전류 제어의 인버터를 결합한 Master-Slave 방식은 통신을 통하여 정확한 부하분담이 가능하지만 통신지연 발생시 과도상태에 과전류가 발생 할 수 있다는 단점을 갖는다. 본 논문은 독립된 계통에서 BESS가 병렬운전 중 스텝부하 투입시 통신지연 시간 동안의 과도상태에서 과전류가 발생하지 않도록 하는 Droop Control를 적용한 제어 알고리즘을 제안한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.501-504
• /
• 2000

근본적으로 방대한 양의 실시간 연산을 요구하는 영상 신호처리, 소나, 레이다와 같은 시스템에서는 시스템의 성능을 최대화하기 위해 병렬 신호처리 시스템의 사용이 불가피하다. 본 논문은 방대한 양의 데이터를 실시간으로 처리할수 있는 병렬 신호처리보드를 설계 및 구현하였다. 이 보드는 DSP칩간의 통신과 보드간의 통신이 가능하며, DSP칩이 마스터가 되어 EMIF(External Memory Interface Port)포트를 통해 다른 DSP칩의 지역메모리를 액세스 할수 있다. 또한 외부의 호스트 프로세서가 보드 내의 DSP칩에 프로그램을 다운로딩 할수 있다. 보드간의 통신은 PCI 버스를 통하여 이루어지며, DSP칩간의 통신과 DSP칩과 그의 지역메모리와의 통신은 지역버스를 통해 직접적으로 이루어진다. 보드에서 가장 핵심인 DSP-to-PCI제어기는 하드웨어 언어인 VHDL로 설계하였으며, 시뮬레이션 환경은 Synopsys ＆ ALTERA MaxplusⅡ를 사용하여 검증하였으며, 최종적으로 CPLD(Complex Programable Logic Device)칩을 사용하여 구현하였다.