• 한국전산구조공학회논문집
• /
• 제16권3호
• /
• pp.291-299
• /
• 2003

본 연구에서는 연속체해석을 토대로, 병렬코아를 갖는 아웃리거구조물의 수평하중에 대한 응력과 변위를 구하기 위한 방법을 제안하였고, 아웃리거의 위치에 따른 구조물의 거동에 대해 연구하였다. 아웃리거와 코아가 만나는 위치에서 코아의 회전병위가 아웃리거의 회전변위와 일치한다는 적합조건으로부터 아웃리거의 구속모멘트, 코아의 휨모멘트, 기둥의 축방향력, 그리고 구조물의 수평변위 등을 유도하였다. 구조모델들을 이용하여 MIDAS-GEN 프로그램에 의한 결과와 비교하였고, 병렬코아를 갖는 아웃리거구조물에 대해 만족할만한 결과를 얻었다. 구조물 최상단의 수평변위는 코아의 위치보다는 아웃리거의 위치에 의해 크게 영향을 받는 것으로 조사되었다. 비록, 이 논문에서 제시된 공식들이 이상적인 아웃리거구조물에 대한 것이지만 병렬코아를 갖는 실제 아웃리거구조물의 응력과 변위의 근사치를 추정하고, 구조물의 거동을 예측하기 위한 수단으로 유용하게 사용될 수 있을 것이다.

• 한국전자파학회논문지
• /
• 제29권5호
• /
• pp.336-343
• /
• 2018

본 논문에서는 Win 사의 상용 $0.25{\mu}m$ GaAs pHEMT 공정 기술을 이용하여 X-대역(10.5~13 GHz)에서 동작하는 수신부 코아-칩의 설계 및 제작을 보였다. X-대역 코아-칩은 저잡음증폭기, 4-비트 위상천이기, 직렬-병렬 컨버터(SPC: Serial to parallel data converter)로 구성되며, 크기는 $1.75{\times}1.75mm^2$로 지금까지 보고된 코아-칩 중 가장 소형의 크기를 갖는다. 사용 주파수 대역에서 이득 및 잡음지수는 각각 10 dB 이상, 2 dB 미만, 입출력 반사손실은 10 dB 미만이다. RMS 위상 오차는 12.5 GHz에서 $5^{\circ}$ 미만, P1dB는 2 dBm으로 타 코아-칩과 대등한 성능을 갖는다. 제작된 코아칩은 조립의 편의를 제공하기 위해 $3{\times}3mm^2$ 크기를 갖는 QFN 패키지로 패키지되었으며, 패키지된 코아-칩의 성능은 칩-자체의 성능과 거의 같음을 확인하였다.

• 한국자기학회지
• /
• 제5권4호
• /
• pp.304-308
• /
• 1995

일차코일에 흐르는 전류에 의하여 코아의 피상 보자력을 측정하여 자기장을 측정 할 수 있는 두개의 플럭스게이트센서로, 두 지점에서 자기장 차이를 측정할 수 있는 플럭스게이트 마그네토미터를 제작하였다. 센서코아는 교류 자기이력곡선상에서 각형성이 좋은 Co-계 비정질리본 $VITROVAC^{\circledR}6030$을 $2\;mm{\times}30\;mm$의 크기로 에칭하여 사용 하였으며, 일차코일 및 이차코일은 각각 315회 권선하였다. 두 센서의 일차코일은 외 부 자기장의 차이를 측정하기 위해 같은 극성으로 병렬로 연결하였고, 이차코일은 직렬 연결하여 적분하므로서 두 코아의 평균 자속밀도를 얻게 하였다. 본 연구에서 제작 한 자기장 차이 측정용 플럭스게이트 마그네토미터는 $1.6{\times}10^{6}V/T$의 민감도와 1 Hz 주파수 대역폭에서 1nT의 분해능을 얻었다.

• 한국전자파학회논문지
• /
• 제29권3호
• /
• pp.171-183
• /
• 2018

본 논문에서는 $0.25{\mu}m$ GaAs pHEMT 공정을 이용하여 직-병렬변환기(Serial to Parallel Converter: SPC)의 설계 및 제작을 보였다. 직-병렬변환기는 코아-칩에 사용되는 4개의 위상천이기를 제어하기 위하여 4-bit로 구성하였다. SPC는 외부로부터 받은 직렬데이터 신호를 SPC 내부의 레지스터에 저장하고, 저장된 데이터를 병렬데이터로 변환 출력한다. 변환 출력된 각각의 데이터는 4개의 위상천이기를 제어할 수 있다. 제작된 SPC의 크기는 $1,200{\times}480{\mu}m^2$이며, 5 V 및 -3 V의 두 개 DC 전원을 사용한다. 각 DC 전원의 소모전류는 5 V는 7.1 mA, -3 V는 2.1 mA이다.

• 전자공학회논문지SC
• /
• 제38권2호
• /
• pp.31-37
• /
• 2001

광디스크 재생기에서 사용되는 디지털 서보는 주변 블록과의 집적화가 유리하고, 온도변화에 따른 열화가 적으며, 각종 픽업에 대한 유연한 대응이 가능한 장점 때문에 이용도가 점점 높아지고 있는 추세이다.[6] 그러나 디지털 시그널 프로세서를 내장한 디지털 서보는 전력 소비량이 매우 큰 단점을 가지고 있다. 본 논문에서는 광디스크 재생기의 특성 상 초기화 시간에 대부분의 기능이 몰려 있으므로 DSP의 사이클 수는 많이 차지 하나, 실제로 전력 소비에 주된 영향을 끼치는 시간은 초기화 시간이 아닌 재생 모드 시간 임에 착안하여 디지털 서보의 소비 전류를 획기적으로 줄일 수 있는 방안을 제시하였다. 재생 모드에서의 필터 처리 사이클 수를 최대한 줄일 수 있도록 아키텍쳐를 변환함과 동시에 디지털 서보의 재생 모드를 병렬 처리함으로써, 전체 시스템의 소비 전력을 크게 줄이는 효과를 얻을 수 있도록 하였다. 즉, 광디스크 재생기의 디지털 서보에 포함되는 DSP 코아의 리소스 공유를 통해DSP의 동작 속도와 부하를 크게 줄임으로써 소비 전류를 획기적으로 줄이는 효과를 얻어낸 것이다. 이러한 개념은 DSP-코아 뿐만 아니라, ROM, RAM에도 모두 적용되어 기존 아키텍쳐의 디지털 서보에 비해 소비 전류를 83% 가까이 줄일 수 있는 효과를 얻을 수 있었다.

• 전력전자학회논문지
• /
• 제16권3호
• /
• pp.242-249
• /
• 2011

제안하는 컨버터는 부스트 하프브리지-전압 더블러를 각각 병렬-직렬로 연결하여 출력전력 및 출력전압을 증대시키므로 고승압 대전력 응용에서 소자의 선정이 용이하다. 특히 고주파변압기 턴 비를 작게 할 수 있고 DC 오프셋이 제거되어 최적의 변압기 설계가 가능하며, 3개의 코아로 전력이 분배되어 Low Profile 및 열 분산에 유리하다. 제안하는 컨버터는 전 영역(0 ∼ 1)의 듀티 사용으로 스타트업 및 추가의 클램프회로가 필요 없으며 입력전압 변동이 큰 응용에 적합하다. 또한 넓은 듀티영역에서 스위치의 ZVS 턴온과 다이오드의 ZCS 턴온 턴오프가 성취되므로 고효율을 달성할 수 있다. 제안하는 컨버터를 5 kW급 시작품으로 검증하였다.