• Proceedings of the KIEE Conference
• /
• 2005.07a
• /
• pp.158-161
• /
• 2005

본 논문에서는 해집단을 다음세대로 진화시킬 때, 유전알고리즘과 진화전략을 동시에 사용하고, 적합도에 따라 복제하는 과정에서 유전알고리즘과 진화전략이 적용될 해집단의 비율이 적응적으로 변경되는 적응진화 알고리즘을 제안하였다. 또한 제안한 알고리즘을 실시간 적용하기 위해 PC 클러스터 시스템으로 병렬처리하여 최적해 탐색 성능 및 탐색속도를 개선하였다. 제안한 알고리즘을 실 배전계통 고장복구 문제에 적용해 본 결과, 유전 알고리즘 또는 진화전략을 단독으로 사용한 경우보다 제안한 방법이 더 빠른 시간내에 우수한 최적해를 탐색하였고, 병렬 연산의 수행 노드수 증가에 따라 최적해 탐색성능은 유지하면서 최적해 탐색시간을 상당히 단축시킴을 확인하였다.

• Proceedings of the KIEE Conference
• /
• 2005.07a
• /
• pp.162-165
• /
• 2005

본 논문에서는 해집단을 다음세대로 진화시킬 때, 유전알고리즘과 진화전략을 동시에 사용하고, 적합도에 따라 복제하는 과정에서 유전알고리즘과 진화전략이 적용될 해집단의 비율이 적응적으로 변경되는 적응진화 알고리즘을 제안하였다. 또한 제안한 알고리즘을 실시간 적용하기 위해 PC 클러스터 시스템으로 병렬처리하여 최적해 탐색 성능 및 탐색속도를 개선하였다. 제안한 알고리즘을 참고문헌의 배전계통 재구성 문제에 적용해본 결과, 유전 알고리즘 또는 진화전략을 단독으로 사용한 경우보다 제안한 방법이 더 빠른 시간내에 우수한 최적해를 탐색하였고, 병렬 연산의 수행 노드수 증가에 따라 최적해 탐색성능은 유지하면서 최적해 탐색 시간을 상당히 단축시킴을 확인하였다.

• The Transactions of the Korea Information Processing Society
• /
• v.5 no.6
• /
• pp.1620-1632
• /
• 1998

This paper presents a fast parallel algorithm for volume rendering and its implementation using C language and MPI MasPar Programming Language) on the 4,096 processor MasPar MP-2 machine. This parallel algorithm is a parallelization hased on the Lacroute' s sequential shear - warp algorithm currently acknowledged to be the fastest sequential volume rendering algorithm. This algorithm reduces communication overheads by using the sheared space partition scheme and the load balancing technique using load estimates from the previous iteration, and the number of voxels to be processed by using the run-length encoded volume data structure.Actual performance is 3 to 4 frames/second on the human hrain scan dataset of $128\times128\times128$ voxels. Because of the scalability of this algorithm, performance of ]2-16 frames/sc.'cond is expected on the 16,384 processor MasPar MP-2 machine. It is expected that implementation on more current SIMD or MIMD architectures would provide 3O~60 frames/second on large volumes.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.245-248
• /
• 2001

본 논문에서는 연집 오류(burst error)에 우수한 정정 능력을 보이는 고속 RS(Reed-Solomon) 복호기를 제안한다. 제안된 RS 복호기는 RS(n, k, t); (37 < n ≤ 255, 21 < k ≤ 239, t = 8)의 사양을 지원하며 수정 유클리드 알고리즘(modified Euclid´s algorithm)을 이용한 시스톨릭 어레이(systolic array) 방식의 병렬처리 구조로 설계되었다. 고속 RS 복호기의 효율적인 VSLI 설계를 위하여 새로운 방식의 수정 유클리드 알고리즘 연간 회로를 제안한다. 제안된 수정 유클리드 알고리즘 회로는 2t + 1의 연산 지연 시간을 갖으며 기존 구조의 연산 지연 시간인 3t + 37에 비하여 t = 8 인 경우 약 72%의 연산 지연이 감소하였다. 제안된 구조를 VHDL을 이용하여 설계하였으며 SAMSUNG 0.5㎛(KG80) 라이브러리를 이용하여 논리 합성과 타이밍 검증을 수행하였다. 합성된 RS 복호기의 총 게이트 수는 약 77,000 개이며 최대 80MHz의 동작 속도를 나타내었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.10-12
• /
• 2005

[$n\timesn$] 불리언 행렬의 집합에서 동치관계를 이용하여 정의된 D-클래스는 개인키나 공개키 암호기술에 사용될 수 있는 가능성을 가지고 있다. 그러나 NP-완전 문제인 계산 복잡도로 인해 D-클래스의 효율적인 계산이 어려워 극히 제한된 크기의 행렬에 대한 D-클래스만이 알려져 있다. D-클래스를 효율적으로 계산하기 위해서는 수식변환, 병렬처리, 순환문 개선 등을 통해 알고리즘을 개선하여야 한다. 본 논문은 D-클래스의 효율적 계산을 위해 공유메모리 기반의 병렬 처리에 적합하도록 수식의 대수적 변환을 이용한 알고리즘의 설계라 실행 결과에 대해 논한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1998.05a
• /
• pp.92-95
• /
• 1998

본 논문에서는 feistel 암호 알고리즘에서 전방향(feedforward) 신경회로망으로 암호 함수(f)를 구성하는 블록 암호 알고리즘 방법을 제안한다. 신경회로망의 가중치(weight)를 키(key)로 사용하여 암호화 및 복호화를 수행한다. 신경회로망의 비선형적인 특성과 각각의 층을 구성하고 있는 뉴런 간의 방대한 연결로 복잡한 구조이지만, 실제 뉴런은 단순 처리만을 수행하고, 대단위 병렬처리가 가능하다. 은닉층의 구성에 따라 여러 형태의 설계가 가능하다.

• KIPS Transactions on Computer and Communication Systems
• /
• v.4 no.7
• /
• pp.213-218
• /
• 2015

Given two strings X and Y (|X|=m, |Y|=n) over an alphabet ${\Sigma}$, the extended edit distance between X and Y can be computed using dynamic programming in O(mn) time and space. Recently, a parallel algorithm that takes O(m+n) time and O(mn) space using m threads to compute the extended edit distance between X and Y was presented. In this paper, we present an improved parallel algorithm using the shared memory on GPU. The experimental results show that our parallel algorithm runs about 19~25 times faster than the previous parallel algorithm.

• Journal of IKEEE
• /
• v.16 no.4
• /
• pp.304-309
• /
• 2012

As resolution for displays is recently more and more increasing, the amount of data abd calculation that graphic hardware needs to process are also increasing. Especially the amount of data processing by rasterizer is rapidly increasing. This paper used an algorism using coordinates in center of gravity and area for triangle instead of using bilinear algorism[1] used by conventional interpolation, which is to make it easier for parallel processing by rasterizer. This paper implemented designed rasterizer under FPGA environment, and compared it with conventional rasterizer and verified it. This rasterizer is proved to have approximately 50% higher performance compared to conventional one.

• KIPS Transactions on Computer and Communication Systems
• /
• v.6 no.12
• /
• pp.469-478
• /
• 2017

The mutual exclusion is originally based on the theory of race condition prevention in symmetric multi-processor operating systems. But recently, due to the generalization of multi-core processors, its application range has been rapidly shifted to parallel processing application domain. POSIX thread, WIN32 thread, and Java thread, which are typical parallel processing application development environments, provide a unique mutual exclusion mechanism for each of them. Applications that are very sensitive to performance in these environments may want to reduce the burden of mutual exclusion, even at some cost, such as inconvenience of coding. In this study, we implement Dekker's and Peterson's algorithm in the form of busy-wait and processor-yield in various platforms, and compare the performance of them with the built-in mutual exclusion mechanisms to evaluate the usability of the classic algorithms. The analysis result shows that Dekker's algorithm of processor-yield type is superior to the built-in mechanisms in POSIX and WIN32 thread environments at least 2 times and up to 70 times, and confirms that the practicality of the algorithm is sufficient.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06c
• /
• pp.101-103
• /
• 2012

최근에 멀티 코어 환경의 출현으로 하드웨어 수준의 병렬 처리는 가능해졌으나, 기존 직렬 XML 스트림 필터링 알고리즘들은 그대로 병렬화하는데 문제가 있어 왔다. 이 논문에서는 이러한 문제점을 해결하기 위해 질의 인덱스를 기반으로 공평한 병렬화를 수행하는 기법을 제안하며 실험을 통해 그 결과를 설명한다.