• Title/Summary/Keyword: 병렬시스템

Search Result 2,500, Processing Time 0.031 seconds

A Network Reduction for Parallel Assessment of Power System Security (병렬처리 안전도평가를 위한 계통축약 연구)

  • Jang, Se-Hwan;Kim, Jin-Ho;Park, June-Ho
    • Proceedings of the KIEE Conference
    • /
    • 2007.07a
    • /
    • pp.802-803
    • /
    • 2007
  • 전력산업의 구조개편에 따라 현재 전력시스템은 안전도의 위협수준에 가깝게 운영되어지도록 강요받고 있다. 이러한 시대적 흐름에 의해 안전도(security)해석에 대한 보다 빠르고 정확한 연구가 중요시 되고 있다. 본 연구는 전력시스템의 안전도 해석에 있어 상정사고(contingency)를 고려할 때 클러스터링 기법을 이용한 송전 네트워크의 축약 알고리즘을 제안한다. 또한 PC 클러스터 시스템을 이용한 병렬처리기법을 이용한 상정사고의 분할연산을 수행하고자 한다. IEEE 39 모선시스템을 통해 제안된 알고리즘을 평가할 것이다.

  • PDF

Hash-based Parallel Join Schemes Supporting Dynamic Load Balancing in Data Sharing Systems (데이터 공유 시스템에서 동적 부하분산을 지원하는 해쉬 기반 병렬 조인 처리 기법)

  • 문애경;조행래
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1999.10a
    • /
    • pp.249-251
    • /
    • 1999
  • 해싱 함수를 이용하여 작업을 여러 노드에 분할해서 실행하는 해쉬 기반 병렬 조인 기법에서 Data Skew는 특정 노드에 부하를 집중시키므로 시스템의 성능을 떨어뜨린다. 본 논문에서는 기본적인 해쉬 기반 조인 기법을 데이터 공유시스템에 적용하고, Data Skew를 해결하기 위하여 동적 작업 할당과 부하가 집중된 노드의 작업을 다른 노드로 재할당하는 작업 재배치 방법을 제안한다. 제안된 기법들의 성능을 분석하기 위하여 모의 실험을 수행하였으며, 모든 노드에서 데이터베이스가 저장된 디스크를 공유하는 데이터 공유 시스템의 겨우 동적 작업 할당과 작업 재배치 방법이 효과적임을 알 수 있었다.

  • PDF

The Design and implementation of parallel processing system using the $Nios^{(R)}$ II embedded processor ($Nios^{(R)}$ II 임베디드 프로세서를 사용한 병렬처리 시스템의 설계 및 구현)

  • Lee, Si-Hyun
    • Journal of the Korea Society of Computer and Information
    • /
    • v.14 no.11
    • /
    • pp.97-103
    • /
    • 2009
  • In this thesis, we discuss the implementation of parallel processing system which is able to get a high degree of efficiency(size, cost, performance and flexibility) by using $Nios^{(R)}$ II(32bit RISC(Reduced Instruction Set Computer) processor) embedded processor in DE2-$70^{(R)}$ reference board. The designed Parallel processing system is master-slave, shared memory and MIMD(Mu1tiple Instruction-Multiple Data stream) architecture with 4-processor. For performance test of system, N-point FFT is used. The result is represented speed-up as follow; in the case of using 2-processor(core), speed-up is shown as average 1.8 times as 1-processor's. When 4-processor, the speed-up is shown as average 2.4 times as it's.

Reconstruction Method of Spatially Filtered 3D images in Integral Imaging based on Parallel Lens Array (병렬렌즈배열 기반의 집적영상에서 공간필터링된 3차원 영상 복원)

  • Jang, Jae-Young;Cho, Myungjin
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.19 no.3
    • /
    • pp.659-666
    • /
    • 2015
  • In this paper, we propose a novel reconstruction method of spatially filtered 3D images in integral imaging based on parallel lens array. The parallel lens array is composed of two lens arrays, which are positioned side by side through longitudinal direction. Conventional spatial filtering method by using convolution property between periodic functions has drawback that is the limitation of the position of target object. this caused the result that the target object should be located on the low depth resolution region. The available spatial filtering region of the spatial filtering method is depending on the focal length and the number of elemental lens in the integral imaging pickup system. In this regard, we propose the parallel lens array system to enhance the available spatial filtering region and depth resolution. The experiment result indicate that the proposed method outperforms the conventional method.

Distortion-Invariant Korean Character Recognition With Parallel Tree Structure Using MACE Concept (MACE 개념을 이용한 병렬 나무 구조로부터의 왜곡에 무관한 한글문자 인식)

  • Yu, Wee-Kyung;Kim, Jeong-Woo;Doh, Yang-Hoi;Kim, Soo-Joong
    • Annual Conference on Human and Language Technology
    • /
    • 1989.10a
    • /
    • pp.148-153
    • /
    • 1989
  • 본 논문에서는 광 상관기 (optical correlator) 에 의한 한글문자 분리 인식의 한 방법을 제안하였다. 효율적인 분리 인식을 위해서 병렬 나무 (tree) 구조로부터 입력 신호를 두 방향으로 병렬 처리하여 각 방향으로 자음과 모음을 따로 분리시켜 2단계 만에 인식한 뒤 이들을 위치에 따라 조합하여 문자 분리 인식하도록 하며, 아울러 이러한 병렬 나무구조의 각 단계에서 필터 합성시 MACE (minimum average correlation energy) 개념을 이용하여 광 상 관평면상에서 부엽의 문제를 줄이고, 실제 광 시스템에서 생길 수 있는 왜곡을 학습표본에 포함하여 광 상관기 시스템에 의한 실질적인 한글 문자의 왜곡에 무관한 분리인식을 하도록 하였다.

  • PDF

Improved Parallel Loop Scheduling Algorithm on Shared Memory Systems (공유메모리 시스템에서 개선된 병렬 루프 스케쥴링 알고리즘)

  • 이영규;박두순
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2000.04a
    • /
    • pp.453-457
    • /
    • 2000
  • 병렬 시스템 환경에서 최적의 스케쥴링을 수행하기 위해서는 병렬성을 가진 iteration 들에 대해 최소의 동기화 오버헤드와 load balance 가 달성하도록 스케쥴링을 수행해야한다. 다중 프로세서들은 실행을 위하여 메모리로부터 iteration 들에 대한 chunk를 계산한 후 할당받게 된다. 이때, 각 프로세서들의 상호 배타적인 메모리 접근으로 많은 오버헤드 및 병목현상이 발생된다. 또한, 프로세서에게 할당된 chunk 내 iteration 들의 실행시간 분포가 서로 상이한 경우에는 load imbalance 의 원인이 되어 결과적으로 전체 스케쥴링에 나쁜 영향을 준다. 따라서, 최적의 스케쥴링을 수행하기 위해서 본 논문에서는 기존의 스케쥴링 방법들에서 문제점들을 도출하고 자료의 국부성과 프로세서 동족성을 고려한 개선된 병렬 루프 알고리즘을 제안하고, 성능평가를 통해 개선된 알고리즘이라는 것을 보였다.

  • PDF

Theoretical Performance Bounds and Parallelization of a Two-Dimensional Packing Algorithm (이차원 팩킹 알고리즘의 이론적 성능 분석과 병렬화)

  • Hwang, In-Jae;Hong, Dong-Kweon
    • The KIPS Transactions:PartA
    • /
    • v.10A no.1
    • /
    • pp.43-48
    • /
    • 2003
  • Two-dimensional packing algorithm can be used for allocating submeshes in mesh multiprocessor systems. Previously, we developed an efficient packing algorithm called TP heuristic, and showed how the results of the packing could be used for allocating submeshes. In this paper, we present theoretical performance bounds for TP heuristic. We also present a parallel version of the algorithm that consumes reduced time when it is executed by multiple processors in mesh multiprocessors.

Component Generator for Concurrent Software Product Lines (병렬 소프트웨어 프러덕트 라인을 위한 컴포넌트 생성기)

  • Jang Jeong-Ah;Choi Seung-Hoon
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2006.06c
    • /
    • pp.196-198
    • /
    • 2006
  • 소프트웨어 프러덕트 라인 개발 방법론이란 개발 초기에 시스템의 공통적인 부분과 가변적인 부분을 명확히하여 소프트웨어 자산을 구축한 후 다양한 요구 사항에 따라 가변적인 부분을 커스터마이징하여 목표 시스템을 생성하는 소프트웨어 개발 패러다임이다. 일반적인 소프트웨어 프러덕트 라인에 대한 연구는 활발히 진행되고 있지만, 병렬성을 지원하는 소프트웨어 프러덕트 라인에 대한 연구는 상대적으로 미약하다. 본 논문에서는 병렬 소프트웨어 프러덕트 라인 구축에 있어서 특성 모델을 통해 기능적 가변성을 지원하고 상태 다이어그램을 통해 동시성을 지원하는 컴포넌트의 코드를 자동 생성하는 도구를 제안한다. 본 연구 결과는 병렬성이 중요한 실시간 임베디드 소프트웨어 프러덕트 라인 구축에 활용될 수 있다.

  • PDF

Concurrent Object Model Verification with SPIN++ (SPIN++를 이용한 병렬 객체 모델의 검증)

  • 조웅희;배두환;차성덕;권용래;원성기;변성원
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1998.10b
    • /
    • pp.472-474
    • /
    • 1998
  • 병렬 객체를 이용한 소프트웨어의 개발시, 병렬성에서 기인한 경쟁 조건의 만족 여부나 교착 상태, 기아 상태 등의 오류를 모델의 검증을 통하여 개발의 초기 단계에 발겨하고 수정하는 것은 개발의 효율성을 높일 수 있다. 이러한 병력 객체모델의 검증을 위해서는 객체간의 상호 메시지 교환과 동적 행위를 기술할 수 있는 모델링 언어가 필요하며, 검증하고자 하는 속성을 기술하기 위한 방법이 요구된다. 본 연구에서는 시스템의 모델링을 위해 SPIN에서 사용되는 PROMELA를 쓰레드 기반의 객체 모델링 언어인 SPIN++로 확장하고, 속성의 기술을 위해 확장된 선형 시제 논리를 제안하였으며, 유한 상태에서는 모델 검사(model checking) 도구인 SPIN을 이용하여 검증하는 방법을 제시하고자 한다. 이러한 연구를 통하여 병렬 객체 모델의 정형적인 검증을 수행할 수 있으며, 시스템 개발의 효율성을 높이는 데 도움을 줄 수 있다.

A Study of Automatic Extraction of Domain Specified Dictionary (병렬 말뭉치를 이용한 도메인 특화 사전 자동 추출 연구)

  • Park, Eun-Jin;Hwang, Kum-Ha;Kim, Young-Gil
    • Annual Conference on Human and Language Technology
    • /
    • 2009.10a
    • /
    • pp.237-241
    • /
    • 2009
  • 본 논문에서는 도메인별 병렬 말뭉치를 이용하여 해당 도메인에 특화된 한영 대역쌍을 Moses Toolkit을 이용하여 자동 추출하였다. 이렇게 추출된 대역쌍은 도메인 특화 자동 번역 시스템의 번역 사전으로 사용하기에는 많은 오류가 포함되어 있기 때문에, 본 논문에서는 이를 효율적으로 제거할 수 있는 식을 제안하였다. 본 논문에서 제안한 식으로 오류를 제거한 결과, 임계값 0.5를 기준으로 추출된 한영 대역쌍이 1,098개였고, 이는 실험에 사용한 기업 분야 병렬 말뭉치 42,200문장 중에서 29,292문장(69.4%)에 영향을 주었다. 자동으로 추출한 도메인 특화 번역 지식을 기존 자동 번역 시스템의 번역 지식에 적용한 결과 BLEU가 0.0054 향상되었다.

  • PDF