통합 검색 | Korea Science

2차원 데이터의 병렬전송을 위한 광부호분할 다중접속 시스템의 성능에 관한 연구 (A Study On Performance of Fiber Optic CDMA System for Parallel Transmission of Two Dimensional Data)

이태훈;박영재;박진배
- 한국통신학회논문지
- /
- 제25권1B호
- /
- pp.1-7
- /
- 2000
일반적으로 일차원 광부호분할 다중접속 시스템은 광직교코드를 사용하여 부호화와 복호화를 수행하지만 이차원 광부호분할 다중접속 시스템에서는 병렬 데이터의 전송을 위하여 이차원의 광직교패턴코드를 사용하여 부호화와 복호화를 수행한다. 이 때 사용되는 광직교패턴코드는 자기상관값과 상호상관값 특성이 좋아야 하지만, 송수신단간의 시간에 대한 정보나 패턴의 동기화가 보장된다면 자기상관값에 대한 조건을 완화시킬 수 있으며 생성할 수 있는 패턴코드의 수도 늘어나게 된다. 본 논문에서는 2차원 데이터의 병렬전송을 위한 광부호분할 다중접속 시스템을 소개하고 2차원 패턴코드의 생성방법에 대하여 알아보며 제시된 생성방법에 대하여 다른 사용자의 간섭잡음에 의한 확률밀도함수와 그에 다른 각 패턴코드의 비트오율을 유도한다. 임계치 및 동시사용자수에 대한 비트오율을 통해 시스템의 성능을 확인하여 최적의 광직교패턴코드 생성의 조건을 제안한다.
PDF

적응형 확산 코드 동기획득 시스템에서의 병렬 부필터 탐색 구조와 파라미터 결정기법 (Parallel Sub-filter Searching Structure and Parameter Decision Technique in Adaptive PN Code Acquisition Systems)

한명수;류탁기;홍대식;강창언
- 한국통신학회논문지
- /
- 제28권7C호
- /
- pp.688-695
- /
- 2003
본 논문에서는, 적응형 필터를 이용한 동기획득 시스템을 실제 환경에 효과적으로 사용하기 위해 두 가지 알고리즘을 제안한다. 첫째, 하나의 필터를 여러 개의 부 필터로 나누어 적응시키는 병렬 부필터 탐색 구조를 제시하여 실제 환경에서 요구되는 빠른 동기 획득 성능을 얻는다. 둘째, 적응 파라미터들을 수신 신호의 전력에 따라 조절해주는 파라미터 결정기법을 제안하여 이상적인 성능에서 큰 열화 없이 실제 환경에서 효율적으로 동작 가능하도록 한다. 제안된 시스템에 대해 통계적인 분석을 수행하고 모의 실험을 통해 평균 동기 획득 시간 성능을 검증한다. 병렬 부필터 탐색 구조를 적용한 시스템은 기존의 전체 필터 탐색 구조에 비해 16탭에서 1∼l.5dB, 64탭에서 5∼6dB의 성능 이득을 보이며, 제안된 파라미터 결정기법을 적용한 시스템은 16탭과 32탭에서 이상적인 성능에서 약 1∼2.5dB 정도의 열화만으로 실제 환경에서 효과적으로 동작함을 보여준다.
PDF KSCI

고속 무선 LAN 시스템을 위한 저전력/저면적 MIMO-OFDM 기저대역 프로세서 설계 (Design of Low-Power and Low-Complexity MIMO-OFDM Baseband Processor for High Speed WLAN Systems)

임준하;조미숙;정윤호;김재석
- 한국통신학회논문지
- /
- 제33권11C호
- /
- pp.940-948
- /
- 2008
본 논문에서는 휴대용 고속 무선 LAN 시스템에 적합한 저전력/저면적 MIMO-OFDM 기저대역 프로세서의 효율적인 하드웨어 구조를 제시한다. 고속 무선 LAN 시스템은 최대 수백 Mbps의 데이터 속도를 처리해야 하기 때문에 높은 시스템 클럭과 다중경로 구조를 사용하게 되는데, 이는 소모 전력과 구현 면적을 상승시키는 결과를 초래한다. 따라서 본 논문에서는 저전력으로 동작하면서도 동시에 하드웨어 부담을 줄인 고속 무선 LAN 시스템용 기저대역 프로세서의 하드웨어 구조를 제시한다. 이를 위해서 비트 병렬 처리 구조로 설계된 송신단 PLCP(TX-PLCP) 프로세서와 연산 복잡도를 효과적으로 감소시킨 심볼 검출기를 제안한다. 제안된 TX-PLCP 프로세서 구조는 비트 병렬 처리를 통해 동작 주파수를 감소시킴으로써 전력소모를 낮추는 효과를 얻을 수 있고, PMD 프로세서에서 가장 큰 면적을 차지하는 심볼 검출기는 수식 변형을 통해서 나눗셈 연산 및 제곱근 연산을 제거함으로써 저면적 설계를 가능하게 한다. 제안된 하드웨어 구조를 적용한 기저대역 프로세서는 Verilog HDL을 통해 설계 및 검증되었으며, 0.18um CMOS 공정을 통해 합성되었다. 합성결과, 병렬처리 구조를 적용한 TX-PLCP 프로세서는 비트 직렬 처리 구조에 비해 약 81% 감소된 전력에서 동작함을 확인하였고, 제안된 심볼 검출기는 나눗셈 및 제곱근 연산을 포함하는 심볼 검출 기법에 비해 약 18% 정도 하드웨어 복잡도가 감소함을 확인하였다.
PDF KSCI