• 전산구조공학
• /
• 제9권3호
• /
• pp.47-53
• /
• 1996

공학 전반에 걸쳐 다양한 형식으로 개발되어 사용되고 있는 병렬계산법의 기본개념과 병렬계산기의 분류에 대하여 소개하였으며, 구조해석시 가장 많은 시간을 요하는 방정식해법을 preconditioned conjugate gradient를 이용하여 병렬화하는 과정과 병렬알고리즘을 소개하였다. 그리고 소개된 병렬방정식해법을 대형구조물의 해석 및 설계에 적용하여 병렬계산의 효율성을 speedup을 이용하여 도표화하였다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제35권2호
• /
• pp.128-136
• /
• 2008

한국어 구문 분석의 초기 단계로서 병렬구조의 해석은 파싱의 효율을 높일 수 있다. 본 논문은 병렬구조 해석을 위한 비지도식 언어에 독립적인 확률 모델을 제안한다. 이 모델은 병렬구조의 대칭성과 상호교환성에 근거한다. 대칭성은 같은 구조가 반복된다는 것이고, 교환성은 좌우 구성요소를 교환해도 같은 의미를 지닌다는 것이다. 병렬구조는 일반적으로 대칭성을 따르지만, 수식어의 성질에 따라서 한쪽만을 수식하는 비대칭적인 구조가 출현하기도 한다. 비대칭 병렬구조 해석을 위해서 추가적으로 수식관계 통계정보를 사용한다. 제안된 모델을 본 논문에서는 "와/과" 조사로 이루어진 한국어의 명사구 병렬구조를 해석하는데 사용되는 것[1]을 중점으로 보여준다. 지도적 방식에 의한 모델을 포함한 다른 모델들에 비해 효율적임을 실험적으로 보여준다.

• 전산구조공학
• /
• 제5권2호
• /
• pp.28-30
• /
• 1992

본 고에서는 현재 많은 관심의 대상이 되고 있는 병렬처리에 대해서 현재까지 연구되어온 병렬 환경에 적합한 구조해석 알고리즘에 대하여 간략히 설명하였다. 앞으로 병렬 컴퓨터가 더욱 일반화되고 표준화되리라 예상되므로, 방대한 계산량을 요구하는 유한요소해석에 대한 보다 효율적인 병렬 알고리즘의 개발을 위하여 현재까지 진행된 연구에 대한 분석 및 더욱 많은 노력을 기대한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 가을 학술발표논문집 Vol.27 No.2 (3)
• /
• pp.621-623
• /
• 2000

클러스터를 구성하는 단위 노드로 SMP가 새로운 대안으로 시장에 등장하였다. 이러한 멀티프로세서 클러스터(CLUMP)는 하나의 시스템에 다중 메모리 구조를 가지는데, CLUMP가 가지는 다중 메모리 구조를 효과적으로 사용하기 위해서 본 논문에서는 중첩된 병렬화 프로그램 모델을 제안하였다. 중첩된 병렬화 모델은 중첩된 루프 레벨의 병렬화, 중첩된 태스크 레벨의 병렬화, 그리고 다중 중첩된 병렬화로 나뉜다. 본 논문에서는 중첩된 루프 레벨의 병렬화를 실험대상으로 하여 그 성능을 평가하고 단일 메모리 구조의 병렬화 프로그램과 성능을 비교하였다. 실험 결과 시험한 중첩된 병렬화 모델이 단일 메모리 구조의 병렬화 프로그램에 비하여 좋은 성능을 나타내었지만, 실험대상이 된 루프 레벨 병렬화의 잠재적인 특징으로 인해 실행에 참여하는 노드 수가 많아질수록 성능 향상 폭이 감소하는 결과를 보였다. 프로그램의 성능 향상 폭과 확장성은 문제 크기가 클수록 좋은 특성을 보였다.

• 한국정보처리학회논문지
• /
• 제4권6호
• /
• pp.1636-1651
• /
• 1997

포트란 M 등의 태스크 병렬언어에서는 프로그래머가 태스크 병렬구조를 사용하여 프로그래밍한다. 그런데 응용 프로그램에서 프로시쥬어간에 종속성 관계가 존재하는 경우 프로그래머가 이 종속성을 고려하여 태스크 병렬 프로그램을 작성하기는 쉽지 않다. 그러므로 컴파일러 단계에서 묵시적 병렬성을 추출한 후, 태스크 병렬언어에서 제공하는 병렬구조로 변환하는 병렬화가 필요하다. 그러나 현재의 태스크 병렬언어 컴파일러에서는 이러한 기능을 제공하지 못하고 있다. 본 논문에서는 종속성 관계에 따라 각 경우를 분석하여, 순차 수행되어야하는 루프 구조에 대해 컴파일러 단계에서 포트란 M의 태스크 병렬 구조인 PROCESSDO 루프와 PROCESSES 블록구조로 병렬화하기 위해 묵시적 병렬성을 가지고 있는 경우를 추출하는 방안을 제안한다. 그리고 PROCESSDO 루프와 PROCESSES 블록 구조 모두로 병렬화 가능한 경우, 조건에 따라 어느 구조로 변환하는 것이 효과적인가를 분석한다.

• 한국전산구조공학회논문집
• /
• 제12권2호
• /
• pp.233-241
• /
• 1999

본 연구는 개별 메모리를 갖는 소결합 구조의 MIMD형 병렬컴퓨터인 트랜스퓨터시스템 하에서 구조최적화를 위한 병렬처리 과정을 보이고 시험모델에 적용하여 타당성 및 효율성을 검증한다. 전체 최적화과정의 대부분을 차지하는 해석 및 민감도 알고리즘은 영역단위의 병렬성을 갖는 부구조화에 근거하고 하드웨어 구성에 맞춰 변환 재구성한다. 각 노드간 통신은 정적응축과 설계도함수에 한정, 그 횟수를 최소화하고 그들을 동기화하므로써 개별메모리형 연산모델의 약점인 통신비용의 문제를 해소한다. PC를 호스트로 한 수치실험은 고속화 효율성 면에서 고무적인 결과를 보여주고 있으며, 이런 점에서 시스템의 확장성을 함께 고려한다면 트랜스퓨터 시스템에 기초한 병렬처리는 공학 환경의 변화와 요구에 부응하는 좋은 대안이 될 수 있다.

• 한국지능시스템학회논문지
• /
• 제10권2호
• /
• pp.113-121
• /
• 2000

이 논문에서는 병렬구조 퍼지시스템(PSFS)에 기초한 카오스 시계열 데이터의 예측 알고리즘에 대해 연구하였다 병렬구조 퍼지시스템은 병렬로 연결된 여러개의 퍼지시스템에 의하여 구성되어있다. 병렬구조 퍼지시스템을 구성하고 있는 각 퍼지시스템은 다른 임베딩 차원과 시간지연을 가지고 과거의 데이터를 이용하여 동일한 데이터를 독립적으로 예측한다 퍼지시스템은 입출력 데이터를 클러스터링하여 모델링되는 MISO Sugeno 퍼지규칙에 의하여 특징지어진다. 각 퍼지시스템에 대한 최적 임베딩차원은 주어진 시간지연값에 대해서 최적의 성능을 갖도록 선정된다. 병렬구조 퍼지시스템은 각 구성요소 퍼지스템들의 예측값중에서 최대값과 최소값을 가지는 예측결과를 제외하고 나머지 값들을 평균하여 최종 예측 결과를 얻는다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 1999년도 전력전자학술대회 논문집
• /
• pp.603-607
• /
• 1999

저궤도 인공위성 전력계 시스템에서 배터리는 식(eclipse) 기간 동한 부하에 전력 공급을 담당한다. 따라서 배터리는 전체 위성의 수명과 성능을 결정 짓는 가장 중요한 요소이다. 이러한 배터리의 신뢰성을 향상시키기 위해, 다이오드를 사용하여 배터리를 병렬로 구성하는 시스템이 사용되고 있다. 본 논문에서는 이러한 배터리 병렬 구조 시스템의 성능 검증을 위해 배터리의 충방전 특성을 효율적으로 시뮬레이션 할 수 있는 Functional 모델링의 방법을 제시하고, 그 모델을 배터리 병렬 구조 인공위성 전력계 시스템에 적용하여 배터리 병렬 구조에 의해 생기는 배터리 불균형과 그 원인을 확잉하고 나아가 대안을 제시하였다.

• ETRI Journal
• /
• 제13권2호
• /
• pp.9-14
• /
• 1991

직병렬 승산기는 피승수와 승수중 어느 하나가 병렬로 입력되고 또다른 수는 직렬로 입력되는 구조를 가지며, 디지틀 신호처리, 온라인 응용, 특수 목적용 계산 시스팀 등에서 많이 이용되고 있다. 본 논문에서는 2 의 보수를 위한 직병렬 승산기의 논리구조를 제안한다. 제안한 2의 보수 직병렬 승산기는 효과적인 2의 보수 직병렬 승산 알고리즘에 의해서 모든 데이터 신호가 국부적 연결만으로 구성되며, 간단하고 모듈화된 하드웨어의 구성으로 쉽게 설계할 수 있다. 이 승산기는 무부호 승산과 마찬가지로 2n+1 사이클만을 필요로 하고, 각 사이클 시간은 무부호 직병렬 승산에 비해서 2의 보수 승산을 위한 XOR 게이트의 지연시간이 추가된 것뿐이다. 또한, 제안한 2의 보수 직병렬 승산기는 VLSI 구현에 매우 적합한 구조를 지닌다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2015년도 춘계학술발표대회
• /
• pp.934-937
• /
• 2015

본 논문은 비디오 디코더의 병목현장을 해결하고 대량의 데이터를 처리할 수 있는 다중병렬처리방식의 HEVC CABAC 디코더를 소개한다. CABAC 디코더를 병렬화한 하드웨어 VLSI구조를 설계하여 크기 대비 높은 처리량이 나오는지를 설계 및 분석결과를 통해 연구결과를 도출하는 게 본 논문의 목적이다. CABAC 디코더 내부 module(산술 디코더, 문맥 모델러, 역이진화기) 1개에서 4개까지의 병렬화를 분석한 결과 4개의 병렬화를 했을 때가 크기 대비 처리량이 가장 높다는 것을 알 수 있었다. 또한 내부 module 4개를 병렬화한 CABAC 디코더 4개를 병렬화하여 slice 단위로 나눠진 프레임 1개를 한 번에 처리하는 방식을 채택하였다. 본 논문에서는 각 CABAC 디코더의 내부 module 4개를 병렬화하고, 병렬화한 CABAC 디코더 4개를 다시 병렬화하는 하드웨어 구조를 사용한다.