• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2009년도 추계학술대회 논문집
• /
• pp.399-399
• /
• 2009

CIS계 화합물 태양전지는 높은 광흡수계수와 열적 안정성 및 Ga 조성 조절을 통한 밴드갭 조절이 용이해 고효율 박막 태양전지로 각광 받고 있다. CIS 태양전지의 광 흡수층 제조 방법으로는 여러 가지 방법이 있지만 본 연구에서는 가장 높은 에너지 변환 효율을 달성한 Co-Evaporation 방법을 사용하기로 하였다. 미국의 NREL의 경우 Co-Evaporation 방법을 사용해 20%의 에너지 변환 효율을 달성한 바가 있다. 하지만 이러한 효율의 태양전지는 실험실에서 연구용으로 제작한 아주 작은 면적으로 태양전지 양산화에 그대로 적용하기는 힘들다. 따라서 CIGS 태양전지의 양산화 적용을 위해 대면적화가 필수적이다. 본 연구에서는 기존의 3 stage 방식을 이용해 광흡수층을 증착하여 최적화 조건을 연구하였다. 또한 기판의 면적 증가에 따라 효율과 Voc, Jsc, F.F가 얼마나 감소하는지 실험하여 보았다. 기판은 soda lime glass를 사용 하였으며 후면 전극으로 약$1{\mu}m$ 두께의 Mo를 DC Supptering 방법을 이용해 증착하였다. 다음으로 약 $2{\mu}m$이상의 광흡수층을 Co-Evaporation 방법을 이용하여 증착 하였으며 buffer층으로는 약 50nm의 CdS층을 CBD방법을 이용하여 제조 하였다. TCO층으로 약 50nm의 i-ZnO와 약 450nm의 Al-ZnO를 RF Sputtering 방법을 이용하여 증착 하였다. 마지막으로 앞면 전극으로 약 $3{\mu}m$의 Al을 Thermal Evaporation 방법으로 증착하였다. 태양전지 소자의 면적은 $0.49cm^2$, $25cm^2$, $100cm^2$로 각각 면적을 달리하며 효율을 비교 분석하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2011년도 추계학술대회 초록집
• /
• pp.53.1-53.1
• /
• 2011

현재 태양전지시장에서 비중이 많은 실리콘 태양전지는 높은 효율에 비해 제조 단가가 비싸다는 단점을 가지고 있다. 이에 비해 칼코파라이트 구조의 $CuInSe_2$ (CIS)계 화합물은 직접 천이형 반도체로서 높은 광흡수 계수($1{\times}105cm-{\acute{e}1$)와 밴드갭 조절의 용이성 및 열적 안정성 등으로 인해 고효율 박막 태양전지용 광흡수층 재료로 많은 관심을 끌고 있다. CIS 계 물질에 속하는 Cu(InGa)$Se_2$ (CIGS) 태양전지의 경우 양산화에 sputtering방식사용하고 Showa Shell에서는 대면적 CIGS 모듈 효율 13.4%를 달성한 바 있다. 현재 CIGS는 열처리하는 방법으로 selenization 공정을 사용하는데 이 공정은 유독한 $H_2Se$ gas를 이용해야 한다는 점과 긴 시간 동안 열처리를 해야 하는 단점을 가지고 있다. 따라서 이러한 단점을 보완하기 위해 본 연구에서는 전자빔을 사용하여 후속 공정을 실시하였다. 전자빔을 사용할 경우 낮은 온도에서 precursor를 처리하며 짧은 시간에 공정이 끝난다는 장점이 있다. 본 연구에서는 sodalime glass위에 조성비(Cu 60.87% Se 38.66%)인 Cu_2Se$ target(4.002"${\times}0.123$") 을 DC sputter를 이용하여 DC power를 50W,100W를 주고 Working pressure를 20,15,10,5,3,1mtorr로 조절하여 증착하였다. 전자빔의 세기 조건을 3Kv, Rf power 200W, Ar 7sccm로 전자빔 조사 시간을 1,2,3,4,5min으로 늘려가며 최적화 실험 하였고 최적화된 조건으로 $Cu_2Se$ target에 조사 하였다. 박막의 특성평가는 전자빔 조사 전/후에 대해 XRD, SEM, XRF, Hall measurement, UV-VIS을 이용하여 분석평가를 하였다. 이 실험은 $Cu_2Se$상이 자라는 특성과 표면 상태에 따라 CIGS박막을 증착하였을 때 나타나는 효율 변화를 알아 보기위한 초기 공정 실험이다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.199-199
• /
• 2012

최근 그래핀의 대면적 합성 및 롤투롤 전사 공정의 개발로 그래핀의 상용화가 가시화 되고 있다. 하지만, 그래핀의 독특한 특성인 선형적이고 밴드갭이 없는 에너지 띠 분포 때문에 반도체 소자로서의 직접적인 적용에는 한계가 있다. 이러한 문제를 해결하기 위한 돌파구로써, 그래핀 복합체의 연구와 개발이 활발히 진행되고 있으며 본 연구에서는 그래핀 복합 적층 구조를 다룬다. 이는 디스플레이, 초고속 반도체 소자, 고성능 광전자소자 및 초고감도 센서 등 다양한 분야에 대한 그래핀의 실용화 가능성이 높아진 것을 의미한다. 특히, 높은 가시광 투과도와 낮은 면저항으로 기존 투명 전극에 대표적으로 사용되고 있는 ITO (Indium Tin Oxide)를 그래핀으로 대체하는 것에 관한 연구가 활발히 진행되고 있다. 하지만 그래핀이 높은 전자이동도를 가지는 것에 비하여 비저항과 투과도 측면에 있어서는 ITO의 성능을 뛰어넘지 못하는 실정이다. 따라서 본 연구에서는 ITO가 가지는 취약점인 기판과의 약한 접착력, 높은 취성, 기판과의 열팽창률 차이 등의 공정상 문제점을 극복하고자 하였다. 그래핀 복합 적층 필름은 플라스틱 기판 (PET) 위에 열 화학기상증착법(Chemical Vapor Deposition, CVD)을 이용하여 합성한 그래핀을 전사하고, ITO 용액을 도포한 다음 다시 그래핀을 씌워 제작하여 샌드위치 구조(sandwich structure)를 형성하였다. 완성된 필름은 광학적, 전기적 특성 분석을 수행하였다. 광학적 분석으로는 라만 분광을 이용한 그래핀 품질평가와 파장대에 따른 광 투과도, 그리고 반사도 측정을 하였으며, 전기적 특성은 면저항을 측정함으로써 분석한다. 결함이 적고, 대면적에 걸쳐 한 층을 이루어야 하는 고품질 그래핀의 요구사항에 따라 라만 분광의 G, 2D, D 띠를 분석하였다. G와 2D 띠의 비율을 통해 그래핀의 층 수를, D 띠의 강도를 통해 결함의 유무를 판단하였다. 또한, 가시광 영역에서 90% 이상의 광 투과도를 보여야 하는 투명 소자의 요구사항 달성 정도를 UV-VIS를 이용하여 확인하였다. 마지막으로, 제작한 필름의 면저항 또한 4-프로브 멀티미터를 이용하여 측정하고, 일반적인 터치스크린의 면저항인 $500{\Omega}/sq$를 만족하는지 평가하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.170-170
• /
• 2012

최근 주목받고 있는 amorphous InGaZnO (a-IGZO) thin film transistors (TFTs)는 수소가 첨가된 비정질 실리콘 TFT (a-Si;H)에 비해 비정질 상태에서도 높은 이동도와 뛰어난 전기적, 광학적 특성에 의해 큰 주목을 받고 있다. 또한 넓은 밴드갭에 의해 가시광 영역에서 투명한 특성을 보이고, 플라스틱 기판 위에서 구부러지는 성질에 의해 플랫 패널 디스플레이나 능동 유기 발광 소자 (AM-OLED), 투명 디스플레이에 응용되고 있다. 하지만, 실제 디스플레이가 동작하는 동안 스위칭 TFT는 백라이트 또는 외부에서 들어오는 빛에 지속적으로 노출되게 되고, 이 빛에 의해서 TFT 소자의 신뢰성에 악영향을 끼친다. 또한, 디스플레이가 장시간 동안 동작 하면 내부 온도가 상승하게 되고 이에 따른 온도에 의한 신뢰성 문제도 동시에 고려되어야 한다. 특히, 실제 AM-LCD에서 스위칭 TFT는 양의 게이트 전압보다 음의 게이트 전압에 의해서 약 500 배 가량 더 긴 시간의 스트레스를 받기 때문에 음의 게이트 전압에 대한 신뢰성 평가는 대단히 중요한 이슈이다. 스트레스에 의한 문턱 전압의 변화는 게이트 절연막과 반도체 채널 사이의 계면 또는 게이트 절연막의 벌크 트랩에 의한 것으로 게이트 절연막의 선택에 따라서 신뢰성을 효과적으로 개선시킬 수 있다. 본 연구에서는 적층된 $Si_3N_4/SiO_2$ (NO 구조) 이중층 구조를 게이트 절연막으로 사용하고, 완충층의 역할을 하는 $SiO_2$막의 두께에 따른 소자의 전기적 특성 및 신뢰성을 평가하였다. a-IGZO TFT 소자의 전기적 특성과 신뢰성 평가를 위하여 간단한 구조의 pseudo-MOS field effect transistor (${\Psi}$-MOSFET) 방법을 이용하였다. 제작된 소자의 최적화된 $SiO_2$ 완충층의 두께는 20 nm이고 $12.3cm^2/V{\cdot}s$의 유효 전계 이동도, 148 mV/dec의 subthreshold swing, $4.52{\times}10^{11}cm^{-2}$의 계면 트랩, negative bias illumination stress에서 1.23 V의 문턱 전압 변화율, negative bias temperature illumination stress에서 2.06 V의 문턱 전압 변화율을 보여 뛰어난 전기적, 신뢰성 특성을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.104-104
• /
• 2011

ZnO는 3.37 eV의 넓은 에너지 밴드갭을 갖는 투명 전도성 반도체이며 우수한 전기적, 광학적 특성으로 인해 광원소자 개발을 위한 새로운 물질로 많은 주목을 받아왔다. 더욱이, ZnO는 쉽게 나노구조 형성이 가능하기 때문에 이를 응용한 가스센서, 염료감응태양전지, 광검출기 등의 소자 개발이 활발히 이루어지고 있다. 최근에는 GaN 기반 발광다이오드 (light emitting diode, LED)의 광추출 효율을 향상시키기 위한 ZnO 나노구조 응용에 관한 연구가 보고되고 있다. GaN 기반 LED의 경우 반도체 물질과 공기 사이의 높은 굴절률 차이로 인하여 낮은 광추출 효율을 나타낸다. 이를 해결하기 위한 방법으로 표면 roughening, texturing 등 에칭공정을 이용해 광추출 효율을 개선하려는 연구들이 보고되고 있으나, 복잡한 공정과정을 필요로 하고 에칭공정에 의한 소자 표면 손상으로 전기적 특성이 나빠질 수 있다. 반면 전기화학증착법으로 성장된 ZnO 나노구조를 이용할 때, 보다 간단한 방법으로 쉽고 빠르게 나노구조를 형성할 수 있고 낮은 공정온도를 가지기 때문에 소자의 전기적 특성에 큰 영향을 주지 않는다. 수직방향으로 잘 정렬된 ZnO 나노구조를 갖는 LED의 경우 내부 Fresnel 반사 손실을 효과적으로 줄여 발광 효율을 크게 향상시킬 수 있다. 따라서, ZnO 나노구조의 성장제어 및 성장특성을 분석하는 것은 매우 중요하다. 본 연구에서는 ITO glass 위에 ZnO 나노구조를 성장하고 그 특성을 분석하였다. ITO glass 기판 위에 RF magnetron 스퍼터를 사용하여 Al 도핑된 ZnO (AZO)를 얇게 증착한 후 전기화학증착법으로 ZnO 나노구조를 성장하였다. 농도, 인가전압, 공정시간 등 다양한 공정조건을 변화시키면서 성장 메커니즘을 분석하였고, scanning electron microscope (SEM) 및 X-ray diffraction (XRD)을 통하여 구조 및 결정성 등을 분석하였다. 또한, UV-Visible-NIR spectrophotometer를 사용하여 투과율을 실험적으로 측정하여 ZnO 나노구조의 광학적 특성을 분석하였고, rigorous coupled wave analysis (RCWA) 방법을 사용하여 계면에서 발생하는 내부 반사율을 계산함으로써 나노구조의 효과를 이론적으로 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.100-100
• /
• 2011

2004년 일본의 Hosono 그룹에 의해 처음 발표된 이래로, amorphous gallium-indium-zinc oxide (a-GIZO) thin film transistors (TFTs)는 높은 이동도와 뛰어난 전기적, 광학적 특성에 의해 큰 주목을 받고 있다. 또한 넓은 밴드갭을 가지므로 가시광 영역에서 투명한 특성을 보이고, 플라스틱 기판 위에서 구부러지는 성질에 의해 플랫 패널 디스플레이나 능동 유기 발광 소자(AM-OLED), 투명 디스플레이에 응용될 뿐만 아니라, 일반적인 Poly-Si TFT에 비해 백플레인의 대면적화에 유리하다는 장점이 있다. 최근에는 Y2O3나 ZrO2 등의 high-k 물질을 gate insulator로 이용하여 높은 캐패시턴스를 유지함과 동시에 낮은 구동 전압과 빠른 스위칭 특성을 가지는 a-GIZO TFT의 연구 결과가 보고되었다. 하지만 투명 디스플레이 소자 제작을 위해 플라스틱이나 유리 기판을 사용할 경우, 기판 특성상 공정 온도에 제약이 따르고(약 $300^{\circ}C$ 이하), 이를 극복하기 위한 부가적인 기술이 필수적이다. 본 연구에서는 p-type Si을 back gate로 하는 Inverted-staggered 구조의 a-GIZO TFT소자를 제작 하였다. p-type Si (100) 기판위에 RF magnetron sputtering을 이용하여 Gate insulator를 증착하고, 같은 방법으로 채널층인 a-GIZO를 70 nm 증착하였다. a-GIZO를 증착하기 위한 sputtering 조건으로는 100W의 RF power와 6 mTorr의 working pressure, 30 sccm Ar 분위기에서 증착하였다. 소스/드레인 전극은 e-beam evaporation을 이용하여 Al을 150 nm 증착하였다. 채널 폭은 80 um 이고, 채널 길이는 각각 20 um, 10 um, 5 um, 2 um이다. 마지막으로 Furnace를 이용하여 N2 분위기에서 $500^{\circ}C$로 30분간 후속 열처리를 실시한 후에, 전기적 특성을 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.439-439
• /
• 2012

ZnO 나노로드는 큰 밴드갭 에너지(~3.37 eV)와 60 meV의 높은 엑시톤 결합 에너지(exciton binding energy)를 갖고 있으며, 우수한 전기적, 광학적 특성을 지닌 1차원 나노구조의 금속산화물로서 태양전지 및 광전소자 널리 응용되고 있다. 이러한 ZnO 나노로드를 성장하는 방법 중에 전기화학증착법(electrochemical deposition method)은 전도성 물질위에 증착된 시드층(seed layer)을 성장용액에 담그어 전압을 인가하여 만들기 때문에 기존의 수열합성법(hydrothermal method), 졸-겔 법(sol-gel method)보다 비교적 간단한 공정과정으로 저온에서 빠르게 물질을 성장시킬 수 있는 장점이 있다. 한편, 디스플레이 산업에서 ITO (indium tin oxide)는 투명 전도성 산화물(transparent conductive oxide)로써 가시광 파장영역에서 높은 투과율과 전도성을 가지며, 액정디스플레이, LED (Light emitting diode), 태양전지 등의 다양한 소자에 투명전극 재료로 쓰이고 있다. 또한 최근 ITO를 유연한 PET (polyethylene terephthalate) 기판 위에 증착은 얇고, 가볍고, 휘어지기 쉬워 휴대하기 편하기 때문에 차세대 광전자소자 응용에 가능성이 크다. 본 연구에서는 ZnO 나노로드를 ITO/PET 기판위에 전기화학증착법으로 성장하여, 구조적 및 광학적 특성을 분석하였다. 시드층을 형성하기 위해 RF 마그네트론 스퍼터를 이용하여 ~20 nm 두께의 ZnO 박막을 증착시킨 후, zinc nitrate와 hexamethylenetetramine이 포함된 수용액에 시료를 담그어 전압을 인가하였다. 용액의 농도와 인가전압을 조절하여 여러 가지 성장조건에 대한 ZnO 나노로드의 구조적, 광학적 특성을 비교하였다. 성장된 시료의 형태와 결정성을 조사하기 위해, field-emission scanning electron microscope (FE-SEM), X-ray diffraction (XRD)을 사용하였으며, UV-vis-NIS spectrophotometer, photoluminescence (PL) 측정장비를 사용하여 광학적 특성을 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.97-97
• /
• 2011

산화아연 (ZnO)은 넓은 에너지 밴드갭 (~3.37 eV), 큰 엑시톤 결합 에너지 (~60 meV) 그리고 높은 전자 이동도 (bulk~300 $cm^2Vs^{-1}$, single nanowire~1000 $cm^2Vs^{-1}$)를 갖고 있어, 광전자 소자 및 반도체소자 응용에 매우 널리 사용되고 있다. 특히, 산화아연 나노로드(ZnO nanorod)는 1차원 나노구조로써 더욱 향상된 전자 이동도와 캐리어의 direct path way를 제공하여 차세대 광전자소자 및 태양광 소자의 응용에 대한 연구가 매우 활발하게 이루어지고 있다. 한편, 이러한 산화아연 나노로드를 성장시키기 위하여 VLS (vapor-liquid-solid), 졸-겔 공정(sol-gel process), 수열합성(hydrothermal synthesis), 전기증착(electrodeposition)등 다양한 방법이 보고되었지만, 이러한 산화아연 나노로드의 성장방법은 실제적인 소자응용을 위한 패터닝 형성에 대하여 제약을 받는 문제점이 있다. 이들 중에서 수열합성법과 전극증착법은 ZnO 또는 AZO (Al doped ZnO) seed 층 표면과 성장용액의 화학반응에 의해서 선택적으로 산화아연 나노로드를 성장시킬 수 있다. 이에 본 연구에서는, 광전자소자의 응용을 위한 간단한 패터닝 공정을 위해, 산화인듐주석(ITO) 박막이 증착된 유리기판(glass substrate)위에 수열합성법과 전극증착법을 이용하여 산화아연 나노로드를 선택적으로 성장시켰다. 실험을 위해, ITO glass 위에 RF magnetron 스퍼터를 사용하여 AZO seed 층을 metal shadow mask를 이용하여 패터닝을 형성한 후, 질산아연과 헥사메틸렌테트라아민으로 혼합된 용액에 $85^{\circ}C$ 온도를 유지하여, 패터닝이 형성된 샘플에 전압을 인가하여 성장시켰다. 나노구조 분석을 위해, 전계주사현미경을 이용하여 수열합성법과 전기증착법에 의한 패터닝된 산화아연 나노로드를 비교하여 관찰하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.308-308
• /
• 2011

6.48 ${\AA}$의 격자 상수를 갖는 InSb 물질은 0.17 eV의 낮은 에너지 밴드갭과 78,000 cm2/Vs의 전자 이동도를 갖는 물질로서 고속의 자성 센서소자, 장파장의 광 검출기 그리고 고속 전자소자 등의 분야에서 많은 주목을 받고 있다. 그러나, 전기적 특성이 우수한 InSb 물질을 소자로 구현하는데 있어서 큰 어려움이 있다. InSb와 격자 크기가 잘 맞으면서 절연이 우수한 기판의 부재가 가장 큰 문제가 되는 부분이다. 즉, 격자 부정합을 최소화하며 동시에 절연기판을 사용함으로써 소자의 특성을 잘 살려야 하는 것이다. 이러한 이유로 인하여 InSb 기반의 소자가 널리 사용되지 못하고 있는 것이다. 현재 범용으로 사용하고 있는 기판은 격자 부정합이 14%인 GaAs, 11%의 InP 그리고 18%의 Si 등이 있다. 이번 발표에서는 GaAs 기판 위에 격자 부정합을 최소화하여 InSb 박막을 최적화 시켜 성장하는 방법에 대해서 소개하고자 한다. InSb 박막 성장하는데 있어 논문으로 보고된 여러 가지 방법들이 있다. 기판과의 격자 부정합을 줄이기 위하여 저온-고온 (L-T)의 의한 메타몰픽(metamorphic) buffer 층을 성장 후 InSb 박막을 성장하는 방법[1] 그리고 단계별 buffer를 성장하는 방법[2] 등을 통해서 많은 진보가 있었다. 하지만, 우리는 GaAs 기판 위에 AlSb 박막을 성장 하면서 동시에 In과 Al의 양을 서서히 변화시키는 grading 기술을 사용하였다. 즉, 물질 각각의 격자상수를 고려하여 GaAs (기판)-AlSb-InAlSb-InSb로 변화를 주어 격자 부정합이 최소가 되도록 하여 만들어진 buffer 위에 InSb 층이 만들어 지도록 하여 GaAs 기판 위에 InSb 박막을 성장 할 수 있었다. grading 기술을 이용하여 만들어진 buffer 위에 성장된 0.3 um의 InSb 박막 층은 상온에서 전자 이동도가 약 38,000 cm2/Vs에 이르는 것을 확인하였다. InSb 박막의 두께가 약 1 um 되어야 30,000 cm2/Vs 이상의 전자 이동도를 얻을 수 있다고 많은 논문을 통해서 보고 되고 있으나 우리는 단지 0.3 um의 InSb 박막두께에서 이와 같은 전기적인 특성을 확인하였기에 이상과 같이 보고 하고자 한다.

• 센서학회지
• /
• 제7권3호
• /
• pp.218-224
• /
• 1998

ZnO 분말과 $Al_{2}O_{3}$ 분말을 1 : 1의 mole 비로 ball milling 시킨 후, 압착하여 펠렛을 제작하였다. 소성시 분위기를 진공으로 유지하기 위하여 각각 $3{\times}10^{-5}$ Torr의 진공도로 석영관에 봉입한 다음 $900^{\circ}C{\sim}1200^{\circ}C$로 소성하였다. 실험결과, $900^{\circ}C{\sim}1100^{\circ}C$까지는 ZnO, $Al_{2}O_{3}$ 및 $ZnAl_{2}O_{4}$의 혼합구조를 보이다가 $1200^{\circ}C$에서 (311), (220)면등의 주된 피크를 갖는 다결정으로 성장하여 $ZnAl_{2}O_{4}$ 삼원화합물의 구조가 확인되었고, 전자현미경촬영에 의해 화합물의 결정화된 입자들이 관찰되었다. 광흡수측정에 의해 에너지 밴드갭은 약 4.53 eV로 계산되었으며, PL 스펙트럼은 소결온도의 상승에 따라 단파장영역으로 이동하여, $1200^{\circ}C$에서 430nm부근에서 발광피크를 보였다.