• 재활복지공학회논문지
• /
• 제5권1호
• /
• pp.111-115
• /
• 2011

본 논문에서는 신체의 움직임을 측정하는 시스템에 있어서 여러 개의 분산형 시스템 간의 시간 동기화 방법을 제안한다. 분산형 시스템을 고려하는 이유는 피험자의 신체로부터 여러 가지 정보를 수집함에 있어서 하나의 집중된 시스템을 설계하게 되면 각 센서 시스템으로 배선이 연결되어야 하고 이는 피험자에게 크나큰 불편함을 주게 되기 때문이다. 제안된 동기화 방법은 단순한 키 스위치를 사용하고 스위치에 연결된 디지털 포트를 추가로 읽어 들이는 방식으로서 하드웨어가 매우 간단하여 잘 알려진 유비쿼터스 센서 네트워크 방식에 비해 추가적인 전력을 소모하지 않는다. 소프트웨어적으로는 데이터를 측정 후 오프라인 처리 방법을 사용하여 두 시스템간의 샘플링 시간 차이를 구하고 시간을 스케일링하여 보정하는 방식이다. 제안된 방법의 타당성을 실험을 통해 보인다.

• 조명전기설비학회논문지
• /
• 제22권12호
• /
• pp.95-100
• /
• 2008

기존의 누전차단기는 병렬아크에 대해서 차단을 실패하거나 차단시간이 결어지는 결함이 있었다. 본 논문에서는 저압 옥내배선 계통에서 병렬아크를 모의하여 기존 누전차단기의 차단특성을 분석하고, 병렬아크 검출에 적합한 공심형 전류센서와 신호변환회로를 설계하여 기존 방식의 누전차단기에 적용하였다. 제안한 방식은 병렬아크의 발생위치와 관계없이 누전차단기를 동작시켰으며, 차단시간은 아크가 발생한 위상에 따라 $1.74{\sim}8.3[ms]$의 범위로 기존 차단기에 비해 약 5배 빠른 특성이다.

• 한국정보처리학회논문지
• /
• 제4권8호
• /
• pp.2120-2132
• /
• 1997

아날로그 집적회로 설계 자동화를 위한 레이아웃 자동화 도구를 제안하였다. 구현된 시스템은 완전 주문형 방식을 채택하고 아날로그 레이아웃의 제약 조건을 고려하였다. 기존의 아날로그 레이아웃 자동화 도구들이 가지고 있는 단점을 보완하기 위하여 변수화된 모듈 라이브러리를 개발, 복잡한 아날로그 모듈들의 레이아웃을 지원하여 확장성을 극대화하였다. 또한 배선 과정에는 기존의 디크스트라 알고리즘을 개선한 종적 다중 경로 알고리즘을 적용하였다. 구현된 아날로그 레이아웃 자동화 도구는 비교기, 연산증폭기 그리고 필터등의 시험회로를 대상으로 시험 수행하였다. 기존의 자동화 도구인 OPASYN과 비교하여 웰 합병과 인터디지트형의 모듈로 레이아웃이 수행된 결과를 얻을 수 있었다.

• 대한전자공학회논문지SD
• /
• 제46권10호
• /
• pp.1-8
• /
• 2009

본 논문에서는 아날로그 및 디지털 집적시스템에서 사용될 수 있는 온도변화에 무관한 파워-업 검출기 회로를 제안하였다. 제안된 파워-업 검출기는 트랜지스터의 문턱전압과 이동도의 상호 온도보상 기술을 이용하여 nMOS 분압기와 pMOS 분압기의 출력 전압이 온도에 무관한 특성을 갖도록 하여 온도 변화에 따른 파워-업 전압의 변화량을 최소화하였다. 68-nm CMOS 공정을 이용한 시뮬레이션 결과, 제안된 파워-업 검출기는 파워-업 전압 1.0V 기준으로 $-30^{\circ}C$에서 $90^{\circ}C$의 온도변화 조건에서 4 mV의 매우 작은 파워-업 감지 전압 변화량을 갖는 출력 특성을 보였고, 기존 회로에 비해 92.6%의 파워-업 감지 전압 변화량 감소를 확인하였다.

• 전자공학회논문지
• /
• 제51권11호
• /
• pp.83-93
• /
• 2014

최근 수년간 전기적 상호 연결 (electrical interconnect, EI) 기반 네트워크-온-칩 (Network-on-Chip, NoC) 에 대한 연구가 활발히 진행되고 있는 가운데, 궁극적으로 금속 배선은 대역폭, 응답 시간(latency), 전력 소모 등에서 물리적 한계에 직면할 것으로 예상된다. 실리콘 포토닉스(silicon photonics) 기술 발전으로 광학적 상호 연결(optical interconnect, OI)을 결합한 하이브리드 광학 네트워크-온-칩(Hybrid Optical NoC, HONoC)이 이러한 문제를 극복하기 위한 유망한 해결책으로 부각되고 있다. 한편 시스템-온-칩(System-on-Chip, SoC)은 높은 에너지 효율을 위하여 이기종 멀티 코어(Heterogeneous multi-core)로 구성되고 있어서 정형화된 토폴로지 기반 NoC 아키텍처의 확장이 필요하다. 본 논문에서는 타깃 애플리케이션 트래픽 특성을 고려한 에너지 및 응답 시간 최적화 하이브리드 광학 네트워크-온-칩의 토폴로지 설계 기법을 제안한다. 유전자 알고리즘을 이용하여 구현하였고, 실험 결과 평균 전력손실은 13.84%, 평균 응답 시간은 28.14% 각각 감소하였다.

• 한국전자파학회논문지
• /
• 제17권11호
• /
• pp.1105-1111
• /
• 2006

본 논문에서는 저온 소성 세라믹(LTCC)에 기초한 SiP 기술을 이용하여 60 GHz 무선 통신을 위한 송신기용 초소형 전력 증폭기 LTCC모듈을 설계 및 제작하여 그 특성을 측정하였다. 60 GHz대역에서 LTCC 다층 기판과 전력 증폭기 MMIC의 상호 연결 손실을 줄이기 위해 와이어 본드와 기판 사이의 천이를 최적화하였고, MMIC 집적을 위한 고 격리 구조를 제안하였다. 와이어 본드 천이의 경우, 와이어의 인덕턴스를 감소시키기 위해 매칭 회로의 설계와 와이어 상호간의 간격을 최적화하였다. 또한 상호 연결 불연속 효과로 인한 전계의 방사를 억제하기 위해 코프라나 와이어 본드 구조를 이용하였다. 고 격리 모듈 구조를 위하여, LTCC 기판 내부에 DC 전원 배선을 내장시키고 비아로 그 주위를 차폐를 시켰다. 5층의 LTCC 기판을 사용하여 제작된 전력 증폭기 LTCC모듈의 크기는 $4.6{\times}4.9{\times}0.5mm^3$이고, $60{\sim}65GHz$ 대역에서 이득과 P1dB 출력 전력은 각각 10 dB와 11 dBm이다.

• 마이크로전자및패키징학회지
• /
• 제23권2호
• /
• pp.79-84
• /
• 2016

유연전자소자가 외부힘에 의해 변형될 경우 반도체 다이가 기계적 응력 때문에 변형되거나 파괴되고 이러한 변형이나 파괴는 channel의 전자이동도를 변화시키거나 배선의 저항을 증가시켜 집적회로의 동작 오류를 발생시킨다. 따라서 반도체 집적회로는 굽힘 변형이 발생해도 기계적 응력이 발생하지 않는 중립축에 위치하는 것이 바람직하다. 본 연구에서는 굽힘변형을 하는 flip-chip 접합공정이 적용된 face-down flexible packaging system에서 중립축의 위치와 파괴 모드를 조사하였고 반도체 집적회로와 집중응력이 발생한 곳의 응력을 감소시킬 수 있는 방법을 제시하였다. 이를 위해, 설계인자로 유연기판의 두께 및 소재, 반도체 다이의 두께를 고려하였고 설계인자가 중립축의 위치에 미치는 영향을 조사한 결과 유연기판의 두께가 중립축의 위치를 조절하는데 유용한 설계인자임을 알 수 있었다. 3차원 모델을 이용한 유한요소해석 결과 반도체 다이와 유연기판 사이의 Cu bump 접합부에서 항복응력보다 높은 응력이 인가될 수 있음을 확인하였다. 마지막으로 flexible face-down packaging system에서 반도체 다이와 Cu bump 의 응력을 감소시킬 수 있는 설계 방법을 제안하였다.

• 대한전자공학회논문지SD
• /
• 제42권8호
• /
• pp.35-42
• /
• 2005

본 논문에서는 전력소모 감소 및 강건성 (robustness) 향상을 위한 새로운 구조의 플립-플롭을 제안한다. 가변 샘플링 윈도우 플립-플롭(Variable sampling window flip-flop, VSWFF)은 입력 데이터에 따라 샘플링 윈도우의 폭을 변화시켜 강인한 데이터-래치 동작을 제공할 뿐 아니라 더욱 짧은 hold time을 갖는다. 또한, 이 플립-플롭은 입력 스위칭 행위(input switching activity)가 큰 경우에 기존의 저전력 플립-플롭보다 내부 전력소모를 감소시킬 수 있다. 클럭 진폭 감쇄형 가변 샘플링 윈도우 플립-플롭(Clock swing-reduced variable sampling window flip-flop, CSR-VSWFF)은 작은 스윙 폭의 클럭을 사용함으로써 클럭분배망(clock distribution network)의 전력소모를 감소시킬 수 있다. 기존의 클럭 진폭 감쇄형 플립-플롭(Reduced clock swing flip-flop, RCSFF)과 달리, 제안된 플립-플롭은 공급전압만으로 동작하므로 고전압의 발생 및 분배로 인한 설계 상의 비용증가를 제거한다. 시뮬레이션 결과, 기존의 플립-플롭과 비교하여 더욱 좁은 샘플링 윈도우에서도 불변의 지연값(latency) 을 유지하고 전력-지연 곱(power-delay product, PDP)이 개선됨을 확인하였다. 제안된 플립-플롭의 성능을 평가하기 위하여 $0.3\mu m$ CMOS 공정기술을 이용하여 테스트 칩을 설계하였으며, 실험 결과, VSWFF는 입력 스위칭 행위가 최대일 때 전력소모가 감소하며 CSR-YSWFF를 이용하여 설계된 동기 카운터는 부가 고전압의 사용 없이 전력소모가 감소됨을 확인하였다.

• 한국결정성장학회지
• /
• 제6권3호
• /
• pp.318-326
• /
• 1996

본 연구는 초고집적회로의 금속 배선으로써 보다 유용할 것으로 기대되는 구리박막의 화학적인 증착기술에 관한 것으로 precursor 물질로는 (hfac)Cu(I)VTMS ; (hevaflouoroacetylacetonate trimethyvinylsilane copper)로 명명된 금속 유기 물질을 사용하였다. 실험시스템의 초기 압력은 $10^{-6}$ Torr를 유지하고, 시스템의 챔버압력과 기판온도가 조정 가능하도록 설계, 제작되었다. 공정 조건에 따른 구리 박막 결정의 성장속도, Grain size, 전기적 성질을 측정하였다. 구리 박막을 증착하기 전에 W(tungsten) 또는 TiN(titanium nitride)이 증착되어 있는 실리콘 웨이퍼를 사용하였다. 본 연구에서는 $250^{\circ}C$이하의 상대적으로 낮은 실리콘 웨이퍼 온도에서의 실험이 가능하였으며 헬륨을 carrier gas로 사용하였는데 연구 결과 구리 박막 증착율이 $220^{\circ}C$에서 최대 $1,800\;{\AA}/분$으로 증가한 반면 표면 거칠기는 $200\;{\AA}$를 갖는 다결정 구리 박막을 관찰하게 되었다. 기판 온도가 $250^{\circ}C$이하일 때의 W(또는 TiN)과 $SiO_{2}$ 기판사이에서 구리 증착 선택성이 관찰되었으며, 최적의 기판 증착 온도는 약 $180^{\circ}C$와 반응용기 압력 0.8 Torr로 나타났다.

• 대한전자공학회논문지SD
• /
• 제45권7호
• /
• pp.44-51
• /
• 2008

본 논문에서는 비대칭 펄스 폭 변조 파워-앰프를 갖는 스테레오 오디오 디지털-아날로그 변환기를 제안한다. 고 전력 오디오 기기에 주로 사용되던 class-D 증폭기를 헤드폰 응용에 적용하기 위하여, 증폭기가 디지털-아날로그 변환기와 한 칩으로 집적화될 때에 발생되는 채널 간 간섭에 의한 잡음을 분석하고 이 영향을 줄이기 위한 시그마-델타 변조기의 최적화 방안을 제시하였다. 또한, 비대칭 구조의 펄스 폭 변조 방식이 파워-앰프 단에서 발생되는 스위칭 노이즈와 전력 손실을 줄이기 위하여 구현되었다. 제안된 구조들은 0.13-mm CMOS 공정을 통해 설계 제작되었다. 제안된 오디오 디지털-아날로그 변환기는 단일 출력을 가진 파워-앰프를 포함하여 4.4-mW를 소모하면서 다이나믹-레인지 95-dB를 확보하였다.