• 한국조명전기설비학회지:조명전기설비
• /
• 제5권2호
• /
• pp.67-76
• /
• 1991

본 연구는 기존아파트를 대상으로 콘센트사용실태, 기구배치 및 가전기기사용형태를 조사하여 공동주택에 적합한 분기회로수와 콘센트수를 산정제시하였다. 이 기준안을 적용하면, 배선설비를 합리적으로 설계할 수 있고 거주자가 가전기기 및 배선기구를 사용시 안전성, 편리성을 높여 주는 등 그 적용효과가 클 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제44권11호
• /
• pp.56-64
• /
• 2007

본 논문은 CMOS-나노 혼성 소자들 중 실현 가능성이 높은 CMOL 회로 설계 자동화 전용 시스템을 최초로 제안한다. CMOL 아키텍처는 NOR 게이트를 이용하여 조합회로의 구현한다. 이 CMOS-나노 혼성 구조는 논리 함수 및 연결 구조가 동일 나노 소자 하드웨어 자원을 공유하는 특징을 가진 새로운 설계 자동화 문제를 제기한다. CMOL의 물리 설계 자동화를 위해 먼저 CMOL 하드웨어 아키텍처 모델을 개발하고 이 CMOL 구조를 위한 배치 배선 문제에서 CMOL만의 특수한 제약조건을 도출하였으며 배치 알고리즘과 게이트 지정 알고리즘을 루프 형태로 조합하여 해를 구하는 접근 방법을 제안하였다. 제안된 접근 방법을 사용하여 CMOL 나노 전자 아키텍처를 위한 전용 설계 자동화 시스템을 개발하였으며 이 시스템을 이용하여 마이크로프로세서 설계에 실제 사용되는 모듈들을 구현함으로써 그 효용성을 증명하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.732-734
• /
• 2011

본 논문에서는 [SPD와 Sensing 회로를 내장한 영상 전송 및 장애관리시스템 설계 및 구현에 대하여 기술하였다. STP 케이블을 이용하여 영상신호 및 제어신호, 장애정보신호, SPD신호로 총 4종류의 신호를 STP케이블 Pair별로 구성하여 장거리(2km) 전송하도록 하여 전송거리와 배관, 배선의 제약을 해결하였고, 경제성에서도 타 케이블 보다 우위를 점하고 있으며, 각각의 카메라별 전송신호 및 영상, 장애정보와 전원공급 및 SPD 상태, 감시와 녹화를 위한 각각의 장비별 전원공급 및 SPD 상태를 이력관리와 함께 관리할 수 있는 통합 관리프로그램으로 관리자가 수백대의 카메라를 효율적으로 관리할 수 있도록 설계 및 구현하였다.

• 전기기술인
• /
• 통권161호
• /
• pp.40-43
• /
• 1996

프로그래머블 컨트롤러(PC)라고 하는 제어장치가 1970년대말부터 급격하게 사용되기 시작된 것은 주지하는 바와 같다. 그후 어느 조사에 의하면 PC의 연간 신장률이 $30\~40\%$나 됐다고 한다. 본고는 앞으로 1년간에 걸쳐 (1) 종래 전자 릴레이 시퀀스 제어기술 영역의 업무에 종사해 왔지만 PC와 접하지 않으면 안되게 된 사람과 (2) 새로 학교나 직업훈련소를 나와 앞으로 PC를 취급하는 직장에 종사하게 된 사람들을 대상으로 연재를 시작하는 것이므로 시퀀스 제어의 동작, 회로, 회로도를 보는 방법, 그리는 방법에 대해서 일단의 지식과 경험이 있어야 하는 것이 전제조건이 된다. 본 연재는 종래의 시퀀스 제어회로를 PC의 프로그램으로 표현하려면 어떻게 생각하면 되는가를 중심으로 완결된 프로그램을 들어 기술한다. 즉, 지금까지 전선으로 릴레이간을 배선하여 제어회로를 작성하고 있던 것을 PC의 프로그램으로 만드는(이것을 소프트 와이어드라고도 한다) 방법이 설명되고 있다. PC 프로그램 작성은 용이성이 필요 조건이 된다. 이를 위해 본고에서는 명령의 수를 제한하고 프로그램의 논리구조가 명확해지는 방법을 사용하였다. 본 연재는 앞에서 언급한 바와 같이 소형 PC를 릴레이 대신 사용하는 방법에 대해서 기술하는 것으로서, 시퀀스 제어계의 설계에 관해서는 취급하고 있지 않다. 그것은 별차원의 것이기 때문이다. 그러나 PC로 시퀀스 제어회로를 간단히 작성하게 되면 다음은 회로를 어떻게 해서 만드는가 또는 회로를 만드는 것이 아니고 기계의 움직임을 그대로 표현하고 그것을 프로그램으로 하는 것같은 이른바 설계법으로 PC의 과제가 이동해 하는 것은 확실하다. 소프트 와이어드화의 힘이 붙으면 다음은 시퀀스 제어계의 동작 표현법, 설계법으로 흥미가 옮겨 가게 된다. 본고가 이것으로의 교량역할이 된다면 다행이겠다.

• 대한전자공학회논문지SD
• /
• 제38권12호
• /
• pp.75-84
• /
• 2001

오늘날 집적회로의 집적도가 증가되고 있기 때문에 회로 소자는 기생성분의 영향을 최소화하고 회로의 성능을 감소시키는 요인을 최소화하도록 설계되어야 한다. 그래서 칩을 제작하기 전에 레이아웃으로부터 추출한 회로가 정확한가를 검증하고 시뮬레이션으로 추출된 회로가 설계사양을 만족하는지를 확인해야 한다. 본 논문에서는 스택 구조의 MOSFET의 기하학적인 파라미터와 레이아웃 배선 블록의 분산 RC를 추출할 수 있는 새로운 블록 분할 기법을 제안한다. 폴디드 캐스코드 CMOS 연산 증폭기의 레이아웃에 이 기법을 작용하여 회로를 추출하고, Hspice로 시뮬레이션을 수행하여 전기적 연결관계와 이들 소자의 영향을 검증하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.571-574
• /
• 2008

본 논문에서는 개선된 회로를 적용한 $256{\times}256$ 픽셀 저항형 지문센서를 제안하고 있다. 단위 픽셀 수준의 센싱 회로는 가변적인 전류를 전압으로 변환하여 이진 디지털 신호로 만든다. 정전기에 효과적으로 대처할 수 있는 인접 픽셀 간 전기적 차폐 레이아웃 구조를 제안하고 있다. 전체회로는 단위 센서 회로를 확장하여 ASIC 설계방식을 통하여 설계한 뒤 로직 및 회로에 대하여 모의실험을 하였다. 전체회로는 $0.35{\mu}m$ 표준 CMOS 공정규칙을 적용하여 센서블록은 전주문 방식을 적용하고 전체 칩은 자동배선 틀을 이용하여 반주문 방식으로 레이아웃을 실시하였다.

• 한국자동차공학회논문집
• /
• 제21권4호
• /
• pp.96-105
• /
• 2013

This paper presents a standardization method for designing wire harness systems, based on the control types and functional blocks, for use in commercial vehicles. With a rapid increase in the installation of systems with added new features, it is very important to develop a reliable wire harness design in a short time by standardizing wire harness designs and reusing the standard design. Because the function of a system, particularly, for commercial vehicles, varies significantly on the basis of the requirements, regulations, and options, it is not effective to establish one standard design for one system. In addition, a system with the same function may differ in terms of the input conditions and output loads on the basis of the installed vehicle types, and it is not practical to standardize a harness design targeting an entire system. In this study, the wire harness designs of a system were classified into six categories based on the control types of the system: switch driven, control of a switch, control of an electronic control unit, unit driven, control of a unit, and connector operation. Then, a wire harness design of each system was divided into three blocks according to their functions: the control, drive, and monitoring blocks. The standard wire harness designs were made for each functional block of each control type. The advantage of this proposed method is that an effective and practical design can be obtained, which covers the diversities in the same system for different grades of commercial vehicles with a reduction in the number of wire harness supplements.

• 전자공학회논문지SC
• /
• 제37권6호
• /
• pp.42-49
• /
• 2000

본 논문에서는 2ⁿ개의 노드를 갖는 DCG 특성에 대한 병렬 3치 논리회로를 설계하는 알고리즘을 제안하였다. 회로의 집적도를 높이기 위한 다양한 연구분야 중 전송선의 신호레벨을 증가시켜줌으로써 회로내의 배선밀도를 낮출 수 있으며 병렬신호전송을 통한 신호처리의 고속화, 회로의 특성을 만족시키며 최적화할 수 있는 회로설계알고리즘은 모두 고밀도 집적회로를 구현하기 위한 유용한 수단이 될 수 있다. 본 논문에서는 특히, 노드들의 개수가 2ⁿ개로 주어진 DCG에 대하여 그 특성을 행렬방정식으로 도출해내고 이를 통해 최적화 된 병렬3치 논리회로를 설계하는 과정을 정리하여 알고리즘으로 제안하였다. 또한, 설계된 회로의 동작특성을 만족하도록 DCG의 각 노드들의 코드를 할당하는 알고리즘도 제안하였다. 본 논문에서 제안된 알고리즘에 의해 회로결선의 감소와 처리속도 향상, 비용절감 측면에서 유용하다 할 수 있다.

• 한국정보통신학회논문지
• /
• 제13권3호
• /
• pp.531-536
• /
• 2009

본 논문에서는 개선된 회로를 적용한 $256{\times}256$ 픽셀 저항형 지문센서를 제안하고 있다. 단위 픽셀 수준의 센싱회로는 가변적인 전류를 전압으로 변환하여 이진 디지털 신호로 만든다. 정전기에 효과적으로 대처할 수 있는 인접 픽셀 간 전기적 차폐 레이아웃 구조를 제안하고 있다. 전체회로는 단위 센서 회로를 확장하여 ASIC 설계방식을 통하여 설계한 뒤 로직 및 회로에 대하여 모의실험을 하였다. 전체회로는 $0.35{\mu}m$ 표준 CMOS 공정규칙을 적용하여 센서블록은 전주문 방식을 적용하고 전체 칩은 자동배선 툴을 이용하여 반주문 방식으로 레이아웃을 실시하였다.

• 대한전자공학회논문지SD
• /
• 제49권4호
• /
• pp.15-25
• /
• 2012

FPGA용 CAD툴에 대한 학계의 연구는 상용 FPGA에 적용하기에는 단순하고 비효율적인 아키텍처를 가정하고 있기 때문에 실용성 측면에서 뒤처져 왔다. 최근 상용 FPGA 아키텍처의 배치 위치 및 배선 그래프 데이터베이스를 구축하고 인터페이스를 제공함으로써 상용 FPGA에 적용할 수 있는 배치 배선 툴의 개발을 가능하게 하려는 시도가 있었다. 본 논문은 신규 FPGA 아키텍처로 개발되고 있는 K-FPGA의 경쟁력을 벤치마킹 할 수 있는 툴킷 개발에 대해 기술한다. 이는 학계 CAD 툴의 실용성 한계를 한층 더 확장하고 있다. 기존 상용 툴과 매핑, 패킹, 배치, 배선 각 단계 별로 데이터를 교환할 수 있어 세부 툴별 비교 평가가 가능하며 이전 단계의 결과물을 기다리거나 결과의 질에 영향을 받지 않으면서 각 단계를 독립적으로 개발할 수 있는 체계를 구축하였다. 또한, 상용 FPGA의 아키텍처를 추출하여 단위 셀 라이브러리를 구축함으로써 FPGA 아키텍처의 신규 개발 시 참조 설계 역할을 할 뿐만 아니라 상시 벤치마킹 환경을 제공하도록 하였다. 특히, 아키텍처 정보를 툴 내에 하드 코딩하지 않고 하드웨어 설계자에게 익숙한 표준 HDL 형식으로 기술하여 읽어 들일 수 있도록 함으로써 아키텍처에 수시로 다양한 변경을 시도하면서 최적화해도 툴이 유연하게 수용할 수 있는 데이터 구동 방식의 툴 개발을 추구하였다. 실험을 통해 단위 셀 라이브러리 및 툴 기능을 검증하였으며 개발 중에 변경되고 있는 FPGA 아키텍처 상에서 임의의 설계를 매핑해 보고 정상 동작할 지 시뮬레이션으로 검증할 수 있음을 확인하였다. 배치 및 배선 툴이 개발 중이며 이들이 완성되면 실용적이고 다양한 신규 FPGA 아키텍처들을 개발하고 그 경쟁력을 평가할 수 있게 될 뿐만 아니라 신규 아키텍처를 위한 최적화 CAD 툴 개발 연구가 활발해지는 시너지 효과도 기대할 수 있다.