• 대한전자공학회논문지SD
• /
• 제44권10호
• /
• pp.61-66
• /
• 2007

본 논문에서는LCD (Liquid Crystal Display) source driver IC에서 사용되는 고전압 op-amp의 출력 편차를 개선하기 위하여 전압 이득을 향상한 CMOS rail-to-rail 입/출력 op-amp를 제안하였다. 제안된 op-amp는 15 V 이상의 고전압 MOSFET의 과도한 channel length modulation에 의한 전압 이득의 감소로 offset 전압이 커지는 문제를 해결하기 위하여 cascode 구조를 갖는 floating current source 및 class-AB control단을 채용하고 있다. 제안된 op-amp는 HSPICE 시뮬레이션을 통하여 전압 이득이 기존 대비 30 dB 향상됨을 확인하였으며, onset 전압은 기존 6.84 mV에서 $400\;{\mu}V$ 이하로 개선됨을 확인하였다. 또한, 제안된 op-amp가 적용된 LCD source driver IC의 실측 결과 출력 편차는 기존 대비 2 mV 향상됨을 확인하였다.

• 한국항행학회논문지
• /
• 제16권2호
• /
• pp.360-366
• /
• 2012

공항과 같은 산업 설비에 사용되는 분전반에서는 주 개폐기로 배선용 차단기가 사용이 되고 있으며, 분기 개폐기는 누전 차단기가 사용되어 인체 보호 및 누전 화재 보호 기능을 수행하고 있을 뿐만 아니라, 과전류 보호, 단락 보호 겸용 기능을 포함하여 사용되어 지고 있다. 특히 공항용 분전반의 경우 사용자의 급증과 함께 급속한 첨단화와 기기의 대용량화, 다양화, 전원용량의 증대 등으로 공항의 안정적인 전원 공급을 위하여 사고에 대한 보호 증대가 필요하게 되었고, 분기 누전 차단기의 다량 사용에 의한 2열 배열의 접속 방법 등으로 분전반을 제작하여 설치 면적에 대한 이슈가 부각되어 차단기의 슬림화가 주요한 문제로 자리 잡고 있다. 본 논문에서는 이를 위하여 아크 소호 기구부의 설계, 접점이 운동 방향 변경을 고려하여 기구부를 설계하고, 누전 검출 회로의 소형화 및 역 접속 시에도 안적적인 동작이 가능하도록 설계하였으며, 이를 검증하기 위하여 단락 시험을 실시함으로써 성능 검증을 하였고, 사고 전류에 대한 보호 기능의 강화와, 차단기의 슬림화, 역접속시에서 누전 동작이 가능한 차단기를 개발함으로써 급속히 커져가는 공항용 분전반에서 발생하는 공간 사용의 문제점을 해결하는데 도움을 주고자 한다.

• 전자공학회논문지
• /
• 제49권12호
• /
• pp.209-218
• /
• 2012

최근 무어의 법칙을 연장시킬 시스템 집적 기술로서 Field Programmable Stateful Logic Array (FPSLA)가 제안되었다. 본 논문은 FPSLA의 설계 자동화 절차를 확립하고 논리 합성, 동기화, 물리적 매핑, 자동 배치 등의 접근 방법을 최초로 제시한다. 특히, 동기화를 통해 배치를 1차원 문제로 축소한 후 비선형 최적화 기법을 개량한 개략 배치 모델 및 하향식 계층적 2분법을 이용한 배치 적법화 알고리즘을 제안하였다. 또한, 제안된 모델 및 알고리즘을 소프트웨어로 구현하여 ACM/SIGDA 벤치 마크 예제에 적용함으로써 그 유효성을 입증하였다. 이 소프트웨어에는 Fanout 수만큼 출력 상태를 같은 단의 멤리스터성 스위치에 복사해야 하는 FPSLA의 특성을 고려하여 최적화 단계 별로 넷을 하이퍼에지로 통합했다가 다시 에지로 분리하는 기법이 제안되었으며 약 18.4%의 추가적 최적화를 이룩했다. FPSLA의 출력 상태 복사는 논리 단 일부에 셀 밀도가 집중되는 문제를 노출했으며 단위 논리 게이트의 Fanin을 제한하는 기법으로 18.5% 감소 효과를 얻었다. FPSLA의 실용성 확보를 위해서는 우선 논리 합성 시 Fanin의 수가 일부 단에 집중되지 않도록 제약하는 방안을 개발하여야 한다. 또한, FPSLA 패브릭 구조를 이식하기 위해 대칭성이 감소된 나노와이어 크로스바가 형성하는 복잡한 그래프 상에서 수행되어야 하는 자동 배선의 효율성 연구도 필요하다. 이러한 툴 개발은 설계 자동화 자체뿐만 아니라 FPSLA의 패브릭 구조 개선에 필요한 실험에 유용한 평가 도구로서도 큰 역할을 할 것이다.

• 전자공학회논문지
• /
• 제53권8호
• /
• pp.66-75
• /
• 2016

반도체 공정 초미세화에 따라 에이징 (aging)과 공정 변이 (process variation)로 인한 칩에서의 물리적인 결함은 더욱 증가하고 있으며, 특히 금속 배선 스케일링 제한과 온 칩 데이터 통신량 증가에 따라 다수의 프로세서 코어로 구성된 네트워크-온-칩(Network-on-Chip, NoC)에서의 결함 감내 기법 연구가 활발히 진행되고 있다. 그러나 NoC에서 저전력 설계 기법으로 널리 채용되고 있는 VFI (Voltage-Frequency-Island)를 적용한 경우에서의 신뢰성 측면에 대한 연구가 부족한 실정이다. 본 논문에서는 신뢰성과 에너지 소모를 고려하여 VFI NoC에서 링크 고장이 발생하는 경우에도 정상적으로 통신을 유지할 수 있는 테이블 기반 라우팅 기법을 제안한다. 에너지 소모와 성능을 고려한 최적 경로와 고장 감내를 위한 우회 경로를 제공하며, 이때 우회 경로의 경우 필요한 최소한의 노드에만 라우팅 테이블을 저장하여 구현 복잡도를 완화하였다. 모의실험 결과를 통해 제안하는 기법은 전체 링크의 1%에서 고장이 발생하는 경우에도 정상적으로 통신함을 보였다. 또한 실시간으로 우회 경로를 탐색하는 고장 감내 라우팅 기법인 $d^2$-LBDR에 비해 링크에 고장이 발생하는 경우 평균 15.9%의 에너지 소모가 감소함을 보였으며, 실행 시간 측면에서는 평균 0.8% 감소하는 것을 확인 할 수 있었다.

• 대한전자공학회논문지SD
• /
• 제45권5호
• /
• pp.12-18
• /
• 2008

본 연구는 PC(polycarbonate) 기판 위에 소스(source)/드레인(drain) 전극으로 Ag 페이스트를 스크린 인쇄하여 OTFT(organic thin film transistor)를 제작하였다. 또한 이렇게 제작된 OTFT를 적용하여 OTFT-OLED(organic light emitting diode) 어레이를 제작하였으며 OTFT의 소스 및 드레인 전극과 더불어 데이터 배선전극을 Ag 페이스트를 이용하여 형성하였다. Ag 페이스트는 스크린 마스크의 mesh에 따라 325 mesh용과 500 mesh용을 사용하였으며, 325 mesh용 페이스트는 선폭 60 ${\mu}m$, 500 mesh용 페이스트는 선폭 40 ${\mu}m$까지 인쇄가 가능하였다. 그리고 면저항은 각각 $60m{\Omega}/\square,\;133.1m{\Omega}/\square$이었다. 제작된 OTFT의 성능은 이동도가 자각 0.35 $cm^2/V{\cdot}sec$와 0.12 $cm^2/V{\cdot}sec$, 문턱전압 -4.7 V와 0.9 V이었으며, 전류 점멸비는 ${\sim}10^5$이었다. OTFT-OLED 어레이는 인쇄성이 우수한 500 mesh용 Ag 페이스트를 사용하였으며 OTFT의 채널길이를 50 ${\mu}m$로 설계하여 제작하였다. OTFT-OLED 어레이의 화소는 2개의 OTFT, 1개의 캐패시터 그리고 1개의 OLED로 구성하였고, 크기는 $2mm{\times}2mm$이며, 해상도는 $16{\times}16$ 이다. 제작된 어레이는 일부 불량 화소를 포함하고 있지만 능동형 모드로 동작함을 확인할 수 있었다.

• 한국컴퓨터정보학회논문지
• /
• 제17권6호
• /
• pp.1-11
• /
• 2012

공정기술이 지속적으로 발달함에 따라 멀티코어 프로세서는 성능 향상이라는 장점과 함께 내부 연결망의 긴 지연 시간, 높은 전력 소모, 그리고 발열 현상 등의 문제점들을 내포하고 있다. 이와 같은 2차원 멀티코어 프로세서의 문제점들을 해결하기 위한 방안 중 하나로 3차원 멀티코어 프로세서 구조가 주목을 받고 있다. 3차원 멀티코어 프로세서는 TSV를 이용하여 수직으로 쌓은 여러 개의 레이어들을 연결함으로써 2차원 멀티코어 프로세서와 비교하여 배선 길이를 크게 줄일 수 있다. 하지만, 3차원 멀티코어 프로세서에서는 여러 개의 코어들이 수직으로 적층되므로 전력밀도가 증가하고, 이로 인해 발열문제가 발생하여 높은 냉각 비용과 함께 신뢰성에 부정적인 영향을 유발한다. 따라서 3차원 멀티코어 프로세서를 설계할 때에는 성능과 함께 온도를 반드시 고려하여야 한다. 본 논문에서는 캐쉬 구성에 따른 3차원 쿼드코어 프로세서의 온도를 상세히 분석하고, 이를 기반으로 발열문제를 해결하기 위해저온도 캐쉬 구성 방식을 제안하고자 한다. 실험결과, 명령어 캐쉬는 최고온도가 임계값보다 낮고 데이터 캐쉬는 많은 웨이를 가지는 구성을 적용할 때 최고온도가 임계값보다 높아짐을 알 수 있다. 또한, 본 논문에서 제안하는 캐쉬구성은 쿼드코어 프로세서를 사용하는 3차원 구조에서 캐쉬의 온도 감소에 효과적일 뿐만 아니라 성능 저하 또한 거의 없음을 알 수 있다.