• 제목/요약/키워드: 배선공정

검색결과 268건 처리시간 0.022초

홍국주의 제조와 품질특성에 관한 연구

  • 유영주;황인식;정순택;박양균;김선재;박배선
    • 한국식품저장유통학회:학술대회논문집
    • /
    • 한국식품저장유통학회 2003년도 춘계총회 및 제22차 학술발표회
    • /
    • pp.148-148
    • /
    • 2003
  • 최근 홍국색소는 천연계착색료로서 뿐만 아니라 발효식품, 발효조미료등에도 이용되어 기호에 맞는 새로운 홍국 개발도 적극적으로 진행되고 있어 인지도가 높아지고 있다. 혈청콜레스테롤저하작용, 혈압강하작용, 혈당강하작용, 항산화작용등 여러가지 약리효능을 지닌 홍국균을 이용해 재래적 방법에 근거하여 홍국주를 제조하여 그 제조공정을 확립하고 품질특성을 확인하였다. Monascus purpureus를 액체배양법에 의해서 홍국코지를 제조하고 코지의 역가는 $\alpha$-amylase와 $\beta$-amylase 활성은 400unit와 4.44unit를 나타났으며, acid protease 활성은 80unit, neutral protease 활성은 91.4unit로 나타났다. 홍국코지에 증자된 쌀과 물을 혼합하여 발효경과를 측정하고, 발효가 끝난 홍국주의 DPPH법에 의한 전자공여능, 아질산염 소거능, Total phenolic compound함량, ACE저해작용등을 측정하였다. 홍국주의 발효경과 분석은 알콜도수는 2차 담금 후 2일째-13.2도, 4일-13.5, 6일째-13.5, 8일째-13.5, 10일째-13.4로 나타났다. 환원당은 2일째-23.26, 4일-20.68, 6일째-21.74, 8일째-19.93, 10일째-14.23 $^{\circ}$Brix로 점점 감소한다는 것을 볼 수 있으며, 색도에서 적색을 나타태는 Hunter value a값은 2일째 -14.72, 4일-14.97, 6일째-15.70, 8일째-16.43, 10일째-17.29로 시간이 지날수록 붉은 색소가 증가한다는 것을 알 수 있었다. pH는 2일째-4.52, 4일-4.02, 6일째-4.11, 8일째-13.11, 10일째-13.18로 pH가 약간 낮아진 것을 볼 수 있다. 산가는 2일째-8.4, 4일-6.7, 6일째-7.0, 8일째-7.5, 10일째-11.5로 pH가 산성화 될 수록 산가는 증가하는 것을 볼 수 있다. 홍국주의 전자 공여능에 의한 항산화력은 25.6%, 아질산염 소거능은 27.6%, Total phenolic compound 함량은 12.34mg%, ACE저해작용은 38%의 항산화력을 나타냈다.

  • PDF

구리 전해 도금을 이용한 실리콘 관통 비아 채움 공정 (Through-Silicon-Via Filling Process Using Cu Electrodeposition)

  • 김회철;김재정
    • Korean Chemical Engineering Research
    • /
    • 제54권6호
    • /
    • pp.723-733
    • /
    • 2016
  • 반도체 배선 미세화에 의한 한계를 극복하기 위해 실리콘 관통 비아(through silicon via, TSV)를 사용한 소자의 3차원 적층에 대한 연구가 진행되고 있다. TSV 내부는 전해도금을 통해 구리로 채우며, 소자의 신뢰성을 확보하기 위해 결함 없는 TSV의 채움이 요구된다. TSV 입구와 벽면에서는 구리 전착을 억제하고, TSV 바닥에서 선택적으로 구리 전착을 유도하는 바닥 차오름을 통해 무결함 채움이 가능하다. 전해 도금액에 포함되는 유기 첨가제는 TSV 위치에 따라 국부적으로 구리 전착 속도를 결정하여 무결함 채움을 가능하게 한다. TSV의 채움 메커니즘은 첨가제의 거동에 기반하여 규명되므로 첨가제의 특성을 이해하는 연구가 선행되어야 한다. 본 총설에서는 첨가제의 작용기작을 바탕으로 하는 다양한 채움 메커니즘, TSV 채움 효율을 개선하기 위한 평탄제의 개발과 3-첨가제 시스템에서의 연구, 첨가제 작용기와 도금 방법의 수정을 통한 채움 특성의 향상에 관한 연구를 소개한다.

실리콘 기판 위에 화학적 방법으로 증착된 구리 박막의 특성 연구 (A study on copper thin film growth by chemical vapor deposition onto silicon substrates)

  • 조남인;박동일;김창교;김용석
    • 한국결정성장학회지
    • /
    • 제6권3호
    • /
    • pp.318-326
    • /
    • 1996
  • 본 연구는 초고집적회로의 금속 배선으로써 보다 유용할 것으로 기대되는 구리박막의 화학적인 증착기술에 관한 것으로 precursor 물질로는 (hfac)Cu(I)VTMS ; (hevaflouoroacetylacetonate trimethyvinylsilane copper)로 명명된 금속 유기 물질을 사용하였다. 실험시스템의 초기 압력은 $10^{-6}$ Torr를 유지하고, 시스템의 챔버압력과 기판온도가 조정 가능하도록 설계, 제작되었다. 공정 조건에 따른 구리 박막 결정의 성장속도, Grain size, 전기적 성질을 측정하였다. 구리 박막을 증착하기 전에 W(tungsten) 또는 TiN(titanium nitride)이 증착되어 있는 실리콘 웨이퍼를 사용하였다. 본 연구에서는 $250^{\circ}C$이하의 상대적으로 낮은 실리콘 웨이퍼 온도에서의 실험이 가능하였으며 헬륨을 carrier gas로 사용하였는데 연구 결과 구리 박막 증착율이 $220^{\circ}C$에서 최대 $1,800\;{\AA}/분$으로 증가한 반면 표면 거칠기는 $200\;{\AA}$를 갖는 다결정 구리 박막을 관찰하게 되었다. 기판 온도가 $250^{\circ}C$이하일 때의 W(또는 TiN)과 $SiO_{2}$ 기판사이에서 구리 증착 선택성이 관찰되었으며, 최적의 기판 증착 온도는 약 $180^{\circ}C$와 반응용기 압력 0.8 Torr로 나타났다.

  • PDF

비정질 실리콘 박막 트랜지스터 소자 특성 향상을 위한 저 저항 금속 박막 전극의 형성 및 전기적 저항 특성 평가 (Metallizations and Electrical Characterizations of Low Resistivity Electrodes(Al, Ta, Cr) in the Amorphous Silicon Thin Film Transistor)

  • 김형택
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 1993년도 춘계학술대회 논문집
    • /
    • pp.96-99
    • /
    • 1993
  • 대면적 액정 표시판 (Liquid Crystal Display:LCD) panel내(內)의 구동소자인 비정질 실리콘 (amorphous silicon) 박막 트랜지스터 (Thin Film Transistor:TFT)의 구동신호전달 소자특성 향상을 위한 본(本) 연구의 목적은 액정 panel TFT 제조공정 상(上)의 증착금속 전극박막들의 Test Elements Group(TEG) metal line pattern별(別) 전기적 저항특성 평가에 있다. 현(現) TFT 전극용(用)으로 개발이 진행 중(中)인 Aluminum(Al), Tantalum(Ta) 및 Chromium(Cr) 이 특성평가 대상 금속 박막으로 선정 되었으며, 이들 금속막의 증착 thickness 와 TEG metal line width가 저항특성 변수로 성립 되었다. 본(本) 실험을 통해 금속 박막의 TEG line width별(別) 체적(體積)저항 (bulk resistance), 면(面)저항(sheet resistance), 비(比)저항 (resistivity) 및 기판 상(上)의 metal pattern 위치 변화에 따른 전기적 저항 uniformity 특성변화 평가가 있었다. TEG metal line 측정 변위에 따른 저항율의 선형변화 특성도 연구 되었으며, metal line별(別) 전기적 연속, 불연속 배선 단락 특성(electrical continuity test) 관찰도 있었다.

  • PDF

LCD 구동 IC를 위한 Power-Up 순차 스위치를 가진 Latch-Up 방지 기술 (Latch-Up Prevention Method having Power-Up Sequential Switches for LCD Driver ICs)

  • 최병호;공배선;전영현
    • 대한전자공학회논문지SD
    • /
    • 제45권6호
    • /
    • pp.111-118
    • /
    • 2008
  • 액정 구동 IC에서 발생하는 기생 p-n-p-n 회로의 래치업 문제를 개선하기 위해 power-up 순서상에 순차 스위치를 삽입하는 방법을 제안하였다. 제안된 순차 스위치는 2차-승압회로와 3차-승압회로 내에 삽입되며, power-up 순서상에서 해당 승압회로가 동작하기 전에 기생 p-n-p-n 회로의 분리된 에미터-베이스 단자를 순차적으로 연결하게 된다. 제안된 구조의 성능을 검증하기 위해 0.13-um CMOS 공정을 이용하여 테스트 IC를 설계 제작하였다 측정 결과, 기존의 경우 $50^{\circ}C$에서 액정 구동 전압이 VSS로 수렴하면서 과전류를 동반하며 래치업 모드로 진입하였으나, 제안 회로를 삽입한 경우는 고온($100^{\circ}C$)에서도 정상 전류 0.9mA와 정상 액정 구동 전압을 나타내어 래치업이 방지되고 있음을 확인하였다.

비대칭 펄스 폭 변조 파워-앰프를 갖는 스테레오 오디오 디지털-아날로그 변환기 (A Stereo Audio DAC with Asymmetric PWM Power Amplifier)

  • 이용희;전영현;공배선
    • 대한전자공학회논문지SD
    • /
    • 제45권7호
    • /
    • pp.44-51
    • /
    • 2008
  • 본 논문에서는 비대칭 펄스 폭 변조 파워-앰프를 갖는 스테레오 오디오 디지털-아날로그 변환기를 제안한다. 고 전력 오디오 기기에 주로 사용되던 class-D 증폭기를 헤드폰 응용에 적용하기 위하여, 증폭기가 디지털-아날로그 변환기와 한 칩으로 집적화될 때에 발생되는 채널 간 간섭에 의한 잡음을 분석하고 이 영향을 줄이기 위한 시그마-델타 변조기의 최적화 방안을 제시하였다. 또한, 비대칭 구조의 펄스 폭 변조 방식이 파워-앰프 단에서 발생되는 스위칭 노이즈와 전력 손실을 줄이기 위하여 구현되었다. 제안된 구조들은 0.13-mm CMOS 공정을 통해 설계 제작되었다. 제안된 오디오 디지털-아날로그 변환기는 단일 출력을 가진 파워-앰프를 포함하여 4.4-mW를 소모하면서 다이나믹-레인지 95-dB를 확보하였다.

1.5Gbps 직렬 에이티에이 전송 칩 구현 (Implementation of 1.5Gbps Serial ATA)

  • 박상봉;허정화;신영호;홍성혁;박노경
    • 대한전자공학회논문지SD
    • /
    • 제41권7호
    • /
    • pp.63-70
    • /
    • 2004
  • 본 논문에서는 PC 의 스토리지 인터페이스로 사용되는 병렬 ATA를 대체하게 될 새로운 표준인 직렬 ATA 의 링크 층과 물리 층을 설계하였다. 링크층에서는 CRC 생성 및 오류 감지, 스크램블링 회로, 8b/10b 복호화/부호화 회로 및 프리미티브 생성/검파 회로로 구성되었다. 물리 층은 직렬화/병렬화 회로와 전원 초기 인가시의 리셋 발생회로, OOB 신호 발생/검파 회로, 데이터로부터 클록을 복원하는 회로, 스?치 회로 및 임피이던스 조정 회로와 콤마 발생/감지 회로로 설계하였나. 또한 불리 층과 링크층의 동작을 확인하기 위한 테스트 제어 블록과 BIST(Built In Self Test) 블록을 설계하였다. UMC 사의 0.18㎛ 표준 CMOS 공정을 이용하여, 칩으로 제작 후 특성을 검증하였다. 링크 층에서 요구하는 모든 기능 및 특성은 사양을 만족하였고, 물리 층의 출력 전압 및 드라이버 출력 지터, OOB 신호등의 특성도 만족하였다. 데이터 전송 율은 1.5Gbps 속도의 사양목표치에 비해서, 실제 측정된 데이터 전송 속도는 1.28Gbps로 측정되었다. 회로 시뮬레이션에 의한 확인 결과, 레이아웃에서의 배선에 대한 기생 성분의 영향에 의한 것으로 분석되었다.

Active Star를 이용한 FlexRay 네트워크 구현 (Implementation of FlexRay Network using Active Star)

  • 장인걸;전창하;이재경;정진균
    • 전자공학회논문지SC
    • /
    • 제46권4호
    • /
    • pp.17-22
    • /
    • 2009
  • FlexRay는 차량의 성능향상과 많은 전자제어 유닛으로 인해 발생하는 배선 및 성능저하를 개선하기 위한 고성능 통신 시스템 네트워크의 표준이다. 최대 10Mbps의 데이터 전송 속도를 가지며 2개의 채널을 통해 동시에 전송할 수 있다. FlexRay 시스템을 하드웨어로 구현하기 위해 SDL로 설계된 결과를 토대로 Verilog HDL을 이용하여 설계하였고, Magna/Hynix 0.18 um 공정을 이용해 Synopsys Design Compiler를 사용해 합성하였다. FlexRay 시스템에서 여러 노드 사이의 통신 제어를 위해 active star와 passive star가 사용되는데 active star는 최대 10Mbps의 빠른 데이터 전송에 주로 쓰인다. 본 논문에서는 active star를 이용한 FlexRay 네트워크를 구현하기 위해 설계한 FlexRay 시스템 외에 active star를 제어하기 위한 별도의 controller를 구현하였고 하나의 송신노드에 두 개의 수신노드를 연결하여 각각의 수신노드에 다른 프레임 메시지를 전송하는 실험을 통하여 올바른 동작이 이뤄짐을 확인하였다.

고속 DRAM을 위한 Duty Cycle 보정 기능을 가진 Analog Synchronous Mirror Delay 회로의 설계 (Duty Cycle-Corrected Analog Synchronous Mirror Delay for High-Speed DRAM)

  • 최훈;김주성;장성진;이재구;전영현;공배선
    • 대한전자공학회논문지SD
    • /
    • 제42권9호
    • /
    • pp.29-34
    • /
    • 2005
  • 본 논문에서는 duty cycle-corrected analog synchronous mirror delay(DCC-ASMD)라고 불리는 새로운 구조의 내부 클럭 생성기를 제안한다. 제안된 회로는 임의의 duty ratio를 가진 외부 클럭에 대하여 duty ratio가 $50\%$로 보정된 내부 클럭을 2클럭 주기 만에 생성할 수 있다. 그러므로, 본 내부 클럭 생성기는 double data-rate (DDR) synchronous DRAM (SDRAM)과 같은 듀얼 에지 동기형 시스템(dual edge-triggered system)에 효율적으로 이용될 수 있다. 제안된 기술의 타당성을 평가하기 위하여, $0.35\mu$m CMOS 공정기술을 이용하여 제안된 내부 클럭 생성기를 구현하여 모사실험을 실행하였다. 실험 결과, 제안된 내부 클럭 생성기는, $40\~60$의 duty ratio를 갖는 외부 클럭 신호에 대하여, 50$\%$ duty ratio를 갖는 내부 클럭 신호를 2 클럭 주기 만에 발생시킬 수 있음을 확인하였다.

온도 변화에 무관한 출력 특성을 갖는 파워-업 검출기의 설계 (Design of Temperature-Compensated Power-Up Detector)

  • 고태영;전영현;공배선
    • 대한전자공학회논문지SD
    • /
    • 제46권10호
    • /
    • pp.1-8
    • /
    • 2009
  • 본 논문에서는 아날로그 및 디지털 집적시스템에서 사용될 수 있는 온도변화에 무관한 파워-업 검출기 회로를 제안하였다. 제안된 파워-업 검출기는 트랜지스터의 문턱전압과 이동도의 상호 온도보상 기술을 이용하여 nMOS 분압기와 pMOS 분압기의 출력 전압이 온도에 무관한 특성을 갖도록 하여 온도 변화에 따른 파워-업 전압의 변화량을 최소화하였다. 68-nm CMOS 공정을 이용한 시뮬레이션 결과, 제안된 파워-업 검출기는 파워-업 전압 1.0V 기준으로 $-30^{\circ}C$에서 $90^{\circ}C$의 온도변화 조건에서 4 mV의 매우 작은 파워-업 감지 전압 변화량을 갖는 출력 특성을 보였고, 기존 회로에 비해 92.6%의 파워-업 감지 전압 변화량 감소를 확인하였다.