• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.101-101
• /
• 2003

Al 박막의 화학증착(CVD)과 Al-Cu 합금박막의 물리증착(PVD)을 조합하는 CVD-PVD Al 공정은 수평방향의 배선과 수직방향의 via를 동시에 형성할 수 있으므로 공정단순화 및 생산원가절감 측면에서 장점이 있어서 DRAM 둥의 반도체 소자의 배선공정으로 매우 유망하다[1]. 본 연구에서는 CVD-PVD Al 공정을 이용하여 초고집적소자의 Al via와 Al 배선을 동시에 형성할 때 층간절연막의 영향을 조사하고 그 원인을 규명하였다. Al CVD를 위한 원료기체로는 dimethylaluminum hydride [($CH_3$)$_2$AlH]를 사용하였고 PVD는 38$0^{\circ}C$에서 실시하였다 층간절연막에 따른 CVD-PVD Al의 via hole 매립특성을 조사한 결과, high-density plasma(HDP) CVD oxide의 경우에는 via hole 매립특성이 우수하였으나, hydrogen silscsquioxane (HSQ)의 경우에는 매립특성이 우수하지 않아서 via 저항이 불균일 하였다. 이는 via 식각 후 wet cleaning 과정에서 HSQ에 흡수된 수분이 lamp를 이용한 degassing 공정에 의해서 완전히 제거되지 않아 CVD-PVD 공정 중에 탈착되어 Al reflow에 나쁜 영향을 미치기 때문으로 판단된다. CVD-PVD 공정 전에 40$0^{\circ}C$, $N_2$ 분위기에서 baking하여 HSQ 내의 수분을 충분히 제거함으로써 via 매립특성을 향상시킬 수 있었다. CVD-PVD Al 공정은 aspect ratio 10:1 이상의 via hole도 완벽하게 매립할 수 있었고 이에의해 제조된 Al 배선은 기존의 W plug 공정에 의해 제조된 배선에 비해 낮은 via 저항을 나타내었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07a
• /
• pp.252-255
• /
• 2004

반도체는 high integrated, high speed, low power를 위하여 design 뿐만 아니라 재료 측면에서도 많은 변화를 가져오고 있으며, RC delay time을 줄이기 위하여 Al 배선보다 비저항이 낮은 Cu와 low-k material 적용이 그 대표적인 예이다. 그러나, Cu 배선의 경우 dry etching이 어려우므로, 기존의 공정으로는 그 한계를 가지므로 damascene 또는 dual damascene 공정이 소개, 적용되고 있다. Damascene 공정은 절연막에 photo와 RIE 공정을 이용하여 trench를 형성시킨 후 electrochemical plating 공정을 이용하여 trench에 Cu를 filling 시킨다. 이후 CMP 공정을 이용하여 절연막 위의 Cu와 barrier material을 제거함으로서 Cu 배선을 형성하게 된다. Dual damascene 공정은 trench와 via를 동시에 형성시키는 기술로 현재 대부분의 Cu 배선 공정에 적용되고 있다. Cu CMP는 기존의 metal CMP와 마찬가지로 oxidizer를 이용한 Cu film의 화학반응과 연마 입자의 기계가공이 기본 메커니즘이다. Cu CMP에서 backside pressure 영향이 uniformity에 미치는 영향을 살펴보았으며, electrochemical plating 공정에서 발생하는 hump가 CMP 결과에 미치는 영향과 dishing 결과를 통하여 그 영향을 평가하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2016.11a
• /
• pp.128-128
• /
• 2016

Cu 배선폭 미세화 기술은 반도체 디바이스의 성능 향상을 위한 핵심 기술이다. 현재 배선 기술은 lithography, deposition, planarization등 종합적인 공정 기술의 발전에 따라 10x nm scale까지 감소하였다. 하지만 지속적인 feature size 감소를 위하여 요구되는 높은 공정 기술 및 비용과 배선폭 미세화로 인한 재료의 물리적 한계로 인하여 배선폭 미세화를 통한 성능의 향상에는 한계가 있다. 배선폭 미세화를 통한 2차원적인 집적도 향상과는 별개로 chip들의 3차원 적층을 통하여 반도체 디바이스의 성능 향상이 가능하다. 칩들의 3차원 적층을 위해서는 별도의 3차원 배선 기술이 요구되는데, TSV(through-Si-via)방식은 Si기판을 관통하는 via를 통하여 chip간의 전기신호 교환이 최단거리에서 이루어지는 가장 진보된 형태의 3차원 배선 기술이다. Si 기판에 $50{\mu}m$이상 깊이의 via 및 seed layer를 형성 한 후 습식전해증착법을 이용하여 Cu 배선이 이루어지는데, via 내부 Cu ion 공급 한계로 인하여 일반적인 공정으로는 void와 같은 defect가 형성되어 배선 신뢰성에 문제를 발생시킨다. 이를 해결하기 위해 각종 유기 첨가제가 사용되는데, suppressor를 사용하여 Si 기판 상층부와 via 측면벽의 Cu 증착을 억제하고, accelerator를 사용하여 via 바닥면의 Cu 성장속도를 증가시켜 bottom-up TSV filling을 유도하는 방식이 일반적이다. 이론적으로, Bottom-up TSV filling은 sample 전체에서 Cu 성장을 억제하는 suppressor가 via bottom의 강한 potential로 인하여 국부적 탈착되고 via bottom에서만 Cu가 증착되어 되어 이루어지므로, accelerator가 없이도 void-free TSV filling이 가능하다. Accelerator가 Suppressor를 치환하여 오히려 bottom-up TSV filling을 방해한다는 보고도 있었다. 본 연구에서는 유기 첨가제의 치환으로 인한 TSV filling performance 저하를 방지하고, 유기 첨가제 조성을 단순화하여 용액 관리가 용이하도록 하기 위하여 suppressor만을 이용한 TSV filling 연구를 진행하였다. 먼저, suppressor의 흡착, 탈착 특성을 이해하기 위한 연구가 진행되었고, 이를 바탕으로 suppressor만을 이용한 bottom-up Cu TSV filling이 진행되었다. 최종적으로 $60{\mu}m$ 깊이의 TSV를 1000초 내에 void-free filling하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.12.2-12.2
• /
• 2009

전자 디스플레이 산업의 중요성과 미래사회에서 요구되는 정보기기로써 유연한 기판을 사용한 소자에 대한 수요가 급격히 증가하고 있으며, 이들 산업에 응용되기 위해서는 저비용, 고생산 공정이 요구되고 있다. 이를 위해 인쇄전자 기술에 대한 연구가 활발히 진행되고 있다. 특히, 금속배선은 모든 소자의 기본이면서 낮은 저항과 높은 신뢰성을 동시에 요구하고 있어 인쇄전자 기술이 해결해야 할 가장 어려운 난제 중의 하나이다. 따라서 본 연구에서는 낮은 저항과 높은 신뢰성을 만족시킬 수 있는 새로운 금속배선 공정으로서 폴리이미드 필름을 초발수 처리한 후 친수 패턴을 하여 전도성 잉크에 함침함으로서 친수 패턴을 따라 금속배선이 이루어 지도록 하는 방법을 제안하고자 한다. 폴리이미드 필름의 표면을 플라즈마 처리하여 표면에 나노돌기를 형성시키고 불소기를 함유한 코팅층을 형성시킴으로써 물에 대한 접촉각이 $150^{\circ}$이상이 되도록 초발수 처리할 수 있었다. 초발수 처리된 폴리이미드 기판에 쉐도우 마스크를 사용하여 UV조사함으로써 조사된 부분만 친수성을 가지는 패턴을 형성하였다. 이렇게 친수 패턴이 제작된 초발수 폴리이미드 유연기판을 실버잉크에 함침함으로써 선폭 $200{\mu}m$를 가지는 금속배선을 형성시켰다. 형성된 금속배선의 단면 형상을 측정하였으며, 열처리를 통하여 비저항이 $30{\mu}{\Omega}$-cm를 얻을 수 있었다. 통상 1회의 함침으로는 금속배선의 두께가 150nm정도로 금속배선으로 사용하기에는 얇아 배선의 두께를 증가시키기 위하여 수 회 함침을 시도하여 $2{\mu}m$의 두께로 증가시킬 수 있었다. 이때 선폭과 선간 간격은 크게 변하지 않고 두께만 증가시킬 수 있었다. 이는 금속배선을 형성한 후에도 폴리이미드 유연기판의 초발수성은 그대로 유지되어 여러번 함침할 때 잉크가 이미 형성된 배선에만 묻게 되어 두께는 증가하나 선폭과 선간 간격은 증가하지 않는 것으로 판단된다. 사용한 실버잉크는 실버의 함량은 10~20wt%인 수계 잉크였다.

• Proceedings of the International Microelectronics And Packaging Society Conference
• /
• 2002.11a
• /
• pp.7-12
• /
• 2002

반도체 공정에서 구리(Cu) 배선의 미세구조와 신뢰성에 대해 연구하였는데, 특히 CVD Cu와 전기도금 Cu를 사용하여 신뢰성에 대한 texture와 결정 구조의 영향을 연구하였다 CVD Cu의 경우 여러 가지 시드층(seed layer)을 사용함으로서, 결정입자의 크기는 비슷하지만 texture가 전혀 다른 Cu 박막을 얻을 수 있었는데, 신뢰성 검사결과 (111) texture를 가진 Cu 배선의 수명이 (200) texture를 가진 Cu 배선의 수명보다 약 4배 가량 길게 나왔다. 전기도금 Cu 박막의 경우 항상 (111) texture를 갖고 있었으며 결정립의 크기도 CVD Cu의 것보다 더 컸다. Damascene 공법으로 회로 형성한 Cu 배선의 경우에도 전기도금 Cu의 결정립 크기가 CVD Cu의 것보다 더 크게 나타났으며, 신뢰성 검사결과 배선의 수명도 더 길게 나타났는데 그 차이는 0.4 $\mu\textrm{m}$ 이하의 미세선폭 영역에서 더욱 현저했다. 따라서 전기도금 Cu가 CVD Cu보다 신뢰성 측면에서 더 우수한 것으로 판명되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.300-300
• /
• 2011

알루미늄을 이용한 배선은 반도체 소자가 초집적화와 초소고속화 됨에 따라, 피로현상과 지연시간 등 배선으로서의 많은 문제점을 가지고 있어, 차세대 배선 재료로서 전기적인 특성 등이 우수한 구리에 대한 연구가 많이 진행되고 있다. 하지만, 구리는 낮은 온도에서 확산이 잘되어 배선 층간의 절연에 문제점을 야기 시킨다. 따라서, 구리를 배선에 적용하여 신뢰성 있는 제품을 만들기 위해서는 확산방지막이 필요하다. 확산방지막은 집적화와 더불어 배선의 두께가 줄어 듦에 따라 소자의 특성에 영향을 미치지 않는 범위 내에서 저항은 낮고, 두께는 얇아야 하며, 높은 종횡비를 갖는 구조에서도 균일한 박막을 형성하여야 하므로, 원자층 증착공정을 이용한 연구가 주를 이루고 있다. 텅스텐 질화막을 이용한 확산방지막은 WF6 전구체를 이용한 보고가 많지만, 높은 증착 온도와 부산물로 인한 부식가능성 이라는 문제점을 안고 있다. 따라서 본 연구에서는, 기존의 할라이드 계열을 이용한 원자층 증착공정의 단점을 보완하기 위하여, 아마이드 계열의 전구체를 사용하여 텅스텐 질화막을 형성하였으며, 이를 통해 공정온도를 낮출 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.41-41
• /
• 2010

반도체 소자의 선폭이 감소함에 따른 금속배선의 저항이 증가하면서 반도체 배선물질을 copper로 대체하려는 연구가 진행되고 있다. 그러나 copper를 금속배선에 사용하게 되면 대기 상에서 노출 시 쉽게 산화가 일어나며 형성된 산화물의 미세조직이 치밀하지 못하여 계속적인 산화가 진행되고, 후속 열처리 공정 시 copper가 유전체로 확산되어 소자의 정상적인 작동을 방해하게 되는 문제점을 가지고 있다. 이러한 문제점을 해결하기 위해서 copper의 확산 및 산화를 방지하는 물질로 cobalt가 각광받고 있다. Cobalt는 낮은 저항과 열적 안정성이 우수하여 copper와의 연동에 문제가 없으며, 소자의 작동에도 영향을 미치지 않는다. Cobalt 박막의 적용을 위해 patterning 단계를 줄일 수 있는 선택적 증착공정의 개발도 요구되고 있다. 본 연구에서는 우수한 층덮힘(step coverage)과 양질의 박막을 증착할 수 있는 MOCVD 공정을 이용하였고, cobalt 전구체로서 $Co(hfac)_2$ (hfac: hexafluoroacethylacetonate) 전구체와 $Co_2$ (CO)8 (CO: carbonyl) 전구체를 사용하였다. 각각의 전구체에 따라 선택적 증착이 가능한 공정조건을 찾기 위한 연구를 진행하였다.

• Journal of the Korean Electrochemical Society
• /
• v.10 no.2
• /
• pp.94-103
• /
• 2007

The transition of interconnection metal from aluminum alloy to copper has been introduced to meet the requirements of high speed, ultra-large scale integration, and high reliability of the semiconductor device. Since copper, which has low electrical resistivity and high resistance to degradation, has different electrical and material characteristics compared to aluminum alloy, new related materials and processes are needed to successfully fabricate the copper interconnection. In this review, some important factors of multilevel copper damascene process have been surveyed such as diffusion barrier, seed layer, organic additives for bottom-up electro/electroless deposition, chemical mechanical polishing, and capping layer to introduce the related issues and recent research trends on them.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.261-261
• /
• 2012

반도체 공정에서 단위소자의 고속화를 구현하기 위한 금속배선공정에 사용되는 금속재료가 최근에 Al에서 구리로 전환됨에 따라, 향후에는 모든 디바이스가 구리를 주요 배선재료로 사용할 것으로 예측되고 있다. 이러한 구리 배선재료의 도입은 미세화와 박막화라는 관점에서 습식 방법임에도 불구하고 전기도금 방법이 반도체 구리 배선공정에 적용되는 획기적인 변화를 이끌어냈다. 이에 전기도금 방법으로 생산된 구리박막에 대한 요구사항이 증가되고 있다. 전기도금으로 구리박막을 성장시킴에 있어 도금 전해액, 유기첨가제, Anode 물질의 변화는 전착된 구리 박막의 미세구조 및 화학적 구조와 전착률, 비저항 등의 물리적 전기적 특성을 다양하게 변화시킬 수 있다. 본 연구에서는 Anode 물질 변화에 따라 Anode 표면에 형성된 불순물막(Passivation layer) 및 전착된 구리박막의 특성을 조사하였다. Anode는 soluble type과 insoluble type으로 나누어 실험을 진행하였다. Anode 물질 변화에 따른, 구리 박막의 물리적 특성을 조사하기 위하여 XPS (X-ray Photoelectron Spectroscopy)로 화학조성 및 불순물에 대해 분석하였다. 그리고 FE-SEM (Field Emission Scanning Electron Microscope)를 이용하여 전착박막의 두께를 조사 하고 AFM (Atomic Force Microscope)을 이용하여 표면 거칠기를 측정하였다. 또한 전기적 특성을 조사하기 위해 4-point probe를 사용하여 구리 전착박막의 표면저항(sheet resistance)을 측정하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2007.11a
• /
• pp.7.1-7.1
• /
• 2007