• 대한기계학회논문집A
• /
• 제33권4호
• /
• pp.380-387
• /
• 2009

The reliability concerns of solder interconnections in flip chip PBGA packages are produced mainly by the mismatch of coefficient of thermal expansion(CTE) between the module and PCB. Finite element analysis has been employed extensively to simulate thermal loading for solder joint reliability and deformation of packages in electronic packages. The objective of this paper is to study the thermo-mechanical behavior of FC-PBGA package assemblies subjected to temperature change, with an emphasis on the effect of the finite element model, material models and temperature conditions. Numerical results are compared with the experimental results by using $moir{\acute{e}}$ interferometry. Result shows that the bending displacements of the chip calculated by the finite element analysis with viscoplastic material model is in good agreement with those by $moir{\acute{e}}$ inteferometry.

• 대한기계학회:학술대회논문집
• /
• 대한기계학회 2001년도 춘계학술대회논문집A
• /
• pp.286-291
• /
• 2001

Applications of bonded dissimilar materials such as IC package, ceramic/metal and resin/metal bonded joints, are very increasing in various industry fields. It is very important to analyze the thermal stress and stress singularity at interface edges in bonded joints of dissimilar materials. In orer to understand the package crack emanating from the edge of Die pad and Resin, fracture mechanics of bonded dissimilar materials and material properties are obtained. In this paper, the thermal stress and its singularity index for the IC package were analyzed using 2-dimensional elastic boundary element method. Crack propagation angle and path by thermal stress were numerically simulated with boundary element method.

• 한국자동차공학회논문집
• /
• 제16권3호
• /
• pp.15-22
• /
• 2008

Applications of bonded dissimilar materials such as integrated circuit(IC) packages, ceramics/metal and resin/metal bonded joints, are very increasing in various industry fields. It is very important to analyze the thermal stress and stress singularity at interface edge in bonded joints of dissimilar materials. In order to investigate the IC package crack propagating from the edge of die pad and resin, the fracture parameters of bonded dissimilar materials and material properties are obtained. In this paper, the thermal stress and its singularity index for the IC package were analyzed using 2-dimensional elastic boundary element method(BEM). From these results, crack propagation direction and path by thermal stress in the IC package were numerically simulated with boundary element method.

• 한국공작기계학회논문집
• /
• 제17권3호
• /
• pp.14-19
• /
• 2008

In the semiconductor IC(Integrated Circuit) package, the top surface of silicon chip is directly attached to the area of the leadframe with a double-sided adhesive layer, in which the base layer have the upper adhesive layer and the lower adhesive layer. The IC package structure has been known to encounter a thermo-mechanical failure mode such as delamination. This failure mode is due to the residual stress on the adhesive surface of silicon chip and leadframe in the curing-cooling process. The induced thermal stress in the curing process has an influence on the cooling residual stress on the silicon chip and leadframe. In this paper, for the minimization of the chip surface damage, the adhesive topologies on the silicon chip are studied through the finite element analysis(FEA).

• 접착 및 계면
• /
• 제25권2호
• /
• pp.63-68
• /
• 2024

본 연구에서는 반도체 패키지용 와이어 본딩 공정에서 금(Au) wire의 표면처리에 적용되는 린스의 종류에 따른 Au wire의 오염 현상을 확인하고자 하였다. Au wire의 표면처리를 위해 실리콘(Si) 성분이 함유된 린스와 유기 계통으로만 이루어진 린스를 주로 사용하고 있으며, 실제 영향성을 확인하기 위해 두 종류의 1.0wt% 린스 용액으로 Au wire에 표면처리를 진행하였다. 이후, 반도체 공정에서 발생할 수 있는 Si 성분이 포함된 분진과의 반응성을 확인하기 위한 모사 실험을 진행하였다. 그 결과, optical microscopy(OM) 및 scanning electron microscopy(SEM) 분석을 통해 Si 성분이 함유된 린스로 표면처리한 Au wire의 경우 분진이 다량 흡착되었으며, 유기 계통으로만 이루어진 린스로 표면처리한 Au wire에는 소량의 분진이 흡착된 것을 확인하였다. 이는 Si 성분이 함유된 린스의 경우 상대적으로 극성을 띠기에, 주성분이 극성인 분진과 극성 상호작용을 일으키기 때문이다. 따라서 Si 성분이 존재하지 않는 린스를 사용하여 Au wire를 표면처리할 경우 분진에 의한 오염 현상이 감소하여 실제 와이어 본딩 공정에서 불량률을 낮추는 효과를 볼 수 있을 것으로 기대한다.

• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.17-26
• /
• 2010

반도체 패키지에 사용되고 있는 유연 솔더는 환경 보호 필요성 대문에 무연 솔더로 빠르게 대체되고 있다. 이와 같은 무연 솔더에 대한 여구는 주로 재료의 발견과 공정 적응성의 관점에서 이루어졌을 뿐, 기계적인 성질이나 신뢰성의 관점에서의 연구는 많이 이루어지지 않았다. 본 논문에서는 무아레 간섭계를 이용하여 유연 솔더와 무연 솔더 실장 WB-PBGA 패키지 결합체의 온도변화에 대한 열-기게적 거동을 해석하였다. 실시간 무아레 간섭계를 이용하여 각 온도 단계에서 변위 분포를 나타내는 간섭무늬를 얻고, 그로부터 유연과 무연의 솔더 조인트를 갖는 WB-PBGA 패키지의 굽힘 변형 거동 및 솔더 볼의 변형률을 비교 분석하였다. 분석결과를 보면 유연 솔더 실장 패키지 결합체의 솔더 볼은 칩경계 부근인 #3 솔더 볼에서 발생하는 전단변형률이 파손에 큰 영향을 미치며, 무연 솔더가 실장된 패키지 결합체의 솔더 볼은 가장 바깥 부근인 #7 솔더 볼에서 발행하는 수직 변형률이 파손에 큰 영향을 미칠 것으로 예측된다, 또한 무연 솔더 실장 패키지 결합체는 같은 온도 조건에서 유연 솔더 실장된 패키지에 비해 굽힘 변형이 휠씬 크게 발생될 뿐 아니라 솔더 볼의 유효변형률도 10% 정도 크게 발생하는 것으로 나타나서 열변형에 의한 파손에 취약할 것으로 예측된다.

• 한국전자파학회지:전자파기술
• /
• 제27권2호
• /
• pp.39-46
• /
• 2016

저전력화, 고성능화, 경박단소화로 발전해 나가는 전자산업의 트렌드에 부합하는 기술로 TSV는 진보된 3D IC에서 널리 사용되어질 가장 잠재력이 큰 기술이다. 미세공정의 한계에 근접하고 있는 만큼 그동안 전 세계 유수의 반도체 업체들과 연구소들이 TSV의 공정기술 및 전기적 성능을 향상시키기 위한 많은 노력을 기울이고 있다. 이러한 노력은 차원 Scaling의 한계 극복한 차세대 전자패키지 및 모듈 기술 분야의 원천 기술을 확보함으로써 관련 산업 분야의 기술 선도가 가능하고 초소형/고성능 시스템 및 부품 개발로 관련 지적 재산 획득이 가능하며, 국제적 전자산업 경쟁 우위를 유지하고, 새로운 시장 창출 및 시장 선점하기 위한 것이다. 본 글에서 기본적인 TSV 형성을 위한 공정기술에 대해 소개하였고, TSV를 등가회로로 표현하고, 전기적 성능을 빠르게 예측하기 위한 내용을 언급하였다. 또한 TSV 기술의 국내외 연구동향을 소개하면서 향후 반도체 시장에서 TSV 기술이 시장의 주도권을 쥔다고 할 수 있을 만큼, 앞으로도 3D 패키징에 대한 연구개발이 지속적일 것으로 기대한다.

• 한국공작기계학회:학술대회논문집
• /
• 한국공작기계학회 2005년도 춘계학술대회 논문집
• /
• pp.91-96
• /
• 2005

In this study, researchers developed the estimative algorithm for artificial defects in semiconductor packages and performed it by pattern recognition technology. For this purpose, the estimative algorithm was included that researchers made software with MATLAB. The software consists of some procedures including ultrasonic image acquisition, equalization filtering, Self-Organizing Map and Backpropagation Neural Network. Self-Organizing Map and Backpropagation Neural Network are belong to methods of Neural Networks. And the pattern recognition technology has applied to classify three kinds of detective patterns in semiconductor packages: Crack, Delamination and Normal. According to the results, we were confirmed that estimative algorithm was provided the recognition rates of $75.7\%$ (for Crack) and $83_4\%$ (for Delamination) and $87.2\%$ (for Normal).

• 반도체디스플레이기술학회지
• /
• 제14권3호
• /
• pp.57-60
• /
• 2015

Electric power in large devices is controlled by digital circuits, such as switching mode power supply. This kind of power circuits require accurate current sensor for power distribution. We studied characteristics of shunt resistor, which has many advantages for commercial application compared to Hall-effect current sensor. We applied ceramic package to the shunt resistor. Ceramic package has good thermal conductivity compared to plastic package, and this point is important for space requirement in Printed Circuit Board (PCB). Another advantage of the ceramic package is that surface mount technology (SMT) can be used for production. Our experimental results showed that the ceramic packaged resistor showed about 50% lower temperature than the plastic packaged one. Burning point and frequency characteristics are also discussed.

• 비파괴검사학회지
• /
• 제10권2호
• /
• pp.43-49
• /
• 1990

Ultrasonic testing is one of the most useful NDT method for detection of microdefect in the opaque materials. Recently, many applications of the ultrasonic techniques have been extended widely in the new field like electron is and advanced materials. From the result of the experiment, we have hardly found out a crack in the internal parts of the resin and a delamination between chip and resin because of poor performance of the system.