• Journal of IKEEE
• /
• v.26 no.3
• /
• pp.500-505
• /
• 2022

In this study, we designed oxide thin-film transistors (TFTs) with dual gate and tri layered split channels, and investigated the structural effect of the TFTs on the electrical characteristics. The dual gates played a key role in increasing the driving current, and the channel structure of tri layers and split form contributed to the increase in the carrier mobility. The tri layered channels consisting of the a-ITGZO and two ITO layers inserted between the gate dielectric and a-ITGZO led to the increase in the on-current by using ITO layers with high conductivity, and the split channels lowered series resistance of the channels. Compared with the mobility (15 cm²/V·s) of the single gate a-ITGZO TFT, the mobility (134 cm²/V·s) of the dual gate tri-layer split channel TFT was remarkably enhanced by the structural effect.

• Journal of the Korean Society of Radiology
• /
• v.16 no.7
• /
• pp.969-974
• /
• 2022

In order to maximize dynamic range and to minimize image lag in digital X-ray imaging, diminishing residual parasitic capacitance in photodiode in pixels is critically necessary. These requirements are more specifically requested in dynamic X-ray imaging with high frame rate and low image lag for industrial 2D/3D automated X-ray inspection and medical CT imaging. This study proposes duoPIX^TM X-ray imaging sensor for the first time that is composed of reset thin film transistor, readout thin film transistor and photodiode in a pixel. To verify duoPIX^TM X-ray imaging sensor, designing duoPIX^TM pixel and imaging sensor was executed first then X-ray imaging sensor with 105 ㎛ pixel pitch, 347 mm × 430 mm imaging area and 3300 × 4096 pixels (13.5M pixels) was fabricated and evaluated by using module tester and image viewer specifically for duoPIX^TM imaging sensor.

• Journal of the Korean Applied Science and Technology
• /
• v.27 no.1
• /
• pp.50-55
• /
• 2010

본 논문은 메탈 이중층 전극을 이용한 유기 박막 트랜지스터를 제작하여 Au나 Ag 금속만으로 제작한 일반적인 유기 박막 트랜지스터와의 전기적 특성을 비교하였다. 전기적 특성에서 게이트 절연층은 높은 K 값을 갖는 $Al_2O_3$를 사용하였고, 유기 반도체층은 펜타센을 사용하였다. 본 실험에서 제작한 유기 박막 트랜지스터는 $1.6 \;{\times}\;10^{-1}\;cm^2$의 포화영역 이동도를 얻을 수 있었으며, 또한 드레인 전압을 -5V로 하고, 게이트 전압을 3 V에서 -10 V 까지 인가하였을 때 $3{\times}10^5$의 전멸 비를 얻을 수 있었다.

• Proceedings of the KIEE Conference
• /
• 2008.07a
• /
• pp.1277-1278
• /
• 2008

Pentacene 박막 트랜지스터의 소스/드레인 전극을 폴리머인 Poly(3,4-ethylene dioxythiophene) poly(styrenesulfonate) (PEDOT:PSS)를 사용하여 잉크젯 프린팅 방법으로 제작하였다. 펜타신 박막 트랜지스터는 열 증착법을 사용하여 폴리며 기판위에 100nm의 두께로 증착하였다. 게이트 절연막은 $SiO_2$ 위에 Polymethly Methacrylate (PMMA)를 증착시킨 double layer를 사용하였다. PMMA 위에 증착시킨 pentacene 결정립이 $SiO_2$ 위에 증착한 pentacene 결정립 보다 크게 성장하였고, double layer의 절연막을 씀으로 인해 게이트 누설 전류가 감소함을 보였다. Pentacene 증착 온도에 따른 결정립 크기를 비교하여 가장 적절한 온도를 찾았다. 프린팅 방법을 사용하여 만든 박막 트랜지스터는 전계효과 이동도가 ${\mu}_{FET}=0.023cm^2/Vs$ 이고, 문턱이전 기울기 S.S=0.49V/dec, 문턱전압 $V_{th}=-18V$, $I_{on}/I_{off}$ 전류비 >$10^3$의 전기적 특성을 보였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.08a
• /
• pp.242.2-242.2
• /
• 2013

최근 산화물 반도체 박막 트랜지스터의 신뢰성(reliability) 평가에 대한 연구가 활발히 이루어지고 있다. 신뢰성 평가하는 한 방법으로 게이트에 바이어스를 지속적으로 인가하여 소자의 문턱 전압의 변화를 통해 안정성(stability)를 확인한다. 전압을 지속적으로 인가하게 되면 소자를 열화시켜 전기적 특성이 약화된다. 본 연구에선 ITZO 박막 트랜지스터의 신뢰성 평가를 위해 게이트 절연막($SiO_2$, $SiN_x$)에 따른 ITZO 소자를 제작 및 게이트 바이어스 스트레스 후 전기적 특성을 비교, 분석하였다. 제작된 소자의 게이트에 전압을 +15V로 7200초 동안 인가하였다. 스트레스 후 게이트 절연막이 $SiO_2$, $SiN_x$인 ITZO 산화물 박막 트랜지스터 모두 positive 방향으로 이동하였고, 그 결과 문턱 전압, 이동도, 아문턱 기울기의 변화가 발생하였다. $SiO_2$의 경우 아문턱 기울기의 변화가 거의 없이 문턱 전압의 변화만을 보였고, 이는 단순히 ITZO층과 게이트 절연막 계면에 전자가 포획되거나 혹은 게이트 절연막 내에 전자가 주입이 되었기 때문이다. 반면에 $SiN_x$의 경우 ITZO층과 게이트 절연막 계면에 추가적인 결함(defect)이 생성되었기 때문에 $SiO_2$보다 더 많은 전자를 포획하여 아문턱 기울기와 문턱 전압의 변화가 컸다.

• Proceedings of the Korean Society of Machine Tool Engineers Conference
• /
• 2005.05a
• /
• pp.324-328
• /
• 2005

스핀 밸스 트랜지스터를 소형화 할 수 있는 공정 기술을 소개한다. 스핀 밸브 트랜지스터는 두 개의 실리콘 에미터, 컬렉터 사이에 다층 자성 금속 박막이 존재하는 구조를 갖고 있는 스핀트로닉스 소자이다. SU8을 절연층으로 사용한 접촉 패드의 도입, 실리콘 온 인슐레이터의 사용, 그리고 이온빔/습식 복합에칭 공정의 적용으로 수 ${\mu}m$까지 소형화 할 수 있었다. 트랜지스터의 소형화에 따른 특성 변화는 관찰되지 않았으며, 기존의 트랜지스터와 동일한 $240\%$의 자기전류값을 나타내었다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2014.11a
• /
• pp.252-253
• /
• 2014

비정질 ITZO 박막은 ITZO(In:Sn:Zn= 8:1:1, 6:2:2, 4:3:3, 2:4:4) 타겟을 이용하여 상온에서 RF 마그네트론 스퍼터링 법으로 제조 되었다. ITZO 박막의 물성을 알아보기 위하여 조성별, 산소 분압별 및 열처리에 따른 박막의 구조적, 전기적, 광학적 특성을 분석하였다. 박막 실험 결과를 바탕으로 ITZO(4:3:3) 박막을 채널 층으로 이용하여 성공적으로 박막 트랜지스터를 제작 하였다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1345-1346
• /
• 2007

다양한 게이트 절연막의 펜타신 박막 트랜지스터의 전기적 특성을 atomic force microscope (AFM), X-선 회절을 사용하여 분석하였다. 펜타신 박막 트랜지스터는 thermal evaporator 방법을 사용하여 여러 폴리며 기판위에 제작하였다. Hexamethylsilasane (HMDS), polyvinyl acetate (PVA), polymethyl methacrylate (PMMA)등의 폴리머 기판을 사용하여 다양한 온도에서 증착시켰다. 이 때 PMMA위에 증착시킨 펜타신의 경우가 가장 큰 그레인 크기를 보였고, 가장 적은 트랩 농도를 보였다. 그리고 상부 전극 구조를 가진 박막 트랜지스터를 HMDS 처리를 한 $SiO_2$와 PMMA 절연막을 사용하여 제작하고 비교하였다. 이때 PMMA기판 위에 제작한 트랜지스터는 전계효과 이동도가 ${\mu}_{FET}=0.03cm^{2}/Vs$ 이고, 문턱이전 기울기 0.55V/dec, 문턱전압 $V_{th}=-6V$, on/off 전류비 $>10^5$의 전기적 특성을 보였고, $SiO_2$ 기판위에 제작한 트랜지스터는 전계효과 이동도 ${\mu}_{FET}=0.004cm^{2}/Vs$, 문턱이전 기울기 0.518 V/dec, 문턱전압 $V_{th}=5V$, on/off 전류비 $>10^4$의 전기적 특성을 보였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.11
• /
• pp.9-14
• /
• 2007

In this article, the organic integrated circuits such as inverter, ring oscillator, NAND and NOR gates, and rectifier have been fabricated on PEN substrate by using pentacene TFTs, The OTFTs used bottom contact structure and produced the average mobility of 0.26 $cm^2/V.sec$ and on/off current ratio of $10^5$. All circuits successfully worked as the simulation results. Especially, the rectifier was able to operate up to 1 MHz input AC signals, and ring oscillator exhibited oscillation frequency of 1MHz at 40 V. Based on the results of organic integrated circuits we could confirm the possibility of the low cost RFID tags and flexible display with OTFTs.

• Electrical & Electronic Materials
• /
• v.6 no.2
• /
• pp.147-151
• /
• 1993

PECVD에 의해 Burried gate 비정질 실리콘 박막트랜지스터를 제작하여 포화 전압 대 전류 특성에 대하여 새로운 해석을 하였고 해석 결과는 실험적으로 증명되었다. 본 연구의 결과 실험된 전달특성과 출력특성을 모델화 하였는데 이 모델식은 I$_{D}$와 V$_{G}$의 실험결과에서 얻어지는 3가지 함수를 기본으로 모델화 되었다. 포화 드레인 전류는 V$_{G}$가 증가할수록 증가되었고 디바이스의 포화는 드레인 전압이 커질수록 증가되었으며 문턱전압은 감소됨을 보였다.