• 제목/요약/키워드: 무선 모바일 메시지

검색결과 92건 처리시간 0.022초

OCB-AES 암호 프로세서의 VLSI 설계 (VLIS Design of OCB-AES Cryptographic Processor)

  • 최병윤;이종형
    • 한국정보통신학회논문지
    • /
    • 제9권8호
    • /
    • pp.1741-1748
    • /
    • 2005
  • 본 논문에서는 암호 기능과 함께 데이터 인증 기능을 지원하는 OCB(offsetest codebook)-AES(advanced encryption) 암호 알고리즘을 VLSI로 설계하고 성능을 분석하였다. OCB-AES 암호 알고리즘은 기존 암호 시스템에서 암호 알고리즘과 인증에 구별된 알고리즘과 하드웨어를 사용함에 따른 많은 연산 시간과 하드웨어 문제를 해결하였다. 면적 효율적인 모듈화된 오프셋 생성기와 태그 생성 회로를 내장한 OCB-AES 프로세서는 IDEC 삼성 0.35um CMOS 공정으로 설계되었으며 약 55,700 게이트로 구성되며, 80MHz의 동작주파수로 930 Mbps의 암${\cdot}$복호율을 갖는다. 그리고 무결성과 인증에 사용되는 128 비트 태그를 생성하는데 소요되는 클록사이클 수는 (m+2)${\times}$(Nr+1)이다. 여기서 m은 메시지의 블록 수이며, Nr은 AES 암호 알고리즘의 라운드 수이다. 설계된 프로세서는 높은 암${\times}$복효율과 면적 효율성으로 IEEE 802.11i 무선 랜과 모바일용 SoC(System on chip)에 암호 처리를 위한 소프트 IP(Intellectual Property)로 적용 가능하다.

SIP에서의 효율적인 이동성 관리를 위한 방향성 사전등록영역 구성 알고리즘 (The DSRR Organizing Algorithm for Efficient Mobility Management in the SIP)

  • 서혜숙;한상범;이근호;황종선
    • 한국정보과학회논문지:정보통신
    • /
    • 제31권5호
    • /
    • pp.490-500
    • /
    • 2004
  • 모바일/무선 환경하에서 이음새없는(seamless) 이동성 관리 문제는 많은 연구의 대상이 되고 있다. 그러나 핸드오프 이후에 등록을 함으로써 사용중 끊김이 발생하거나, MN가 인접한 셀로 이동할 확률이 같다는 Random Work 모델을 사용함으로써 불필요한 네트워크 트래픽을 발생시키는 문제들이 있었다. 본 논문에서는 이러한 문제를 해결하여 이음새없는 이동성을 제공하는 방향성 사전등록 영역(DSRR) 구성 기법과 알고리즘을 제안한다. DSRR의 핵심은 핸드오프할 확률이 높은 인접 셀(AAAF)을 최소한으로 구성하여 사전 등록을 수행함으로써 끊김과 불필요 트래픽 발생을 방지하는 것이다. 이를 위해 셀 분할 스킴을 도입하였다. 셀을 영역적으로 분할(Regional Cell Division)하여 핸드오프 시기를 감지하였으며, 셀의 방향성 분할(Directional Cell Sectoring)로 계산된 방향벡터(DV: Direction Vector)를 적용하여 MN의 이동방향을 반영하였다. 결과적으로 본 논문에서 제안한 DSRR은 노드간 메시지 교환이 인트라도메인 내에서 처리되므로 끊김은 인터도메인 환경에서 처리되는 기존 연구들에 비해 현저히 줄었으며, 또한 핸드오프마다 발생하는 트래픽은 인접한 셀의 개수(n)만큼 발생하던 기존 연구에 비해 DSRR에서는 2번으로 감소하였다.