• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1997.11a
• /
• pp.151-156
• /
• 1997

본 논문은 저비용이면서 정확한 제어를 수행하는 새로운 퍼지 제어기의 VHDL 설계 및 FPGA 구현을 자동적으로 수행하는 통합 개발 환경(IDE : Integrated Development Environment)을 다룬다. 이를 위해 FLC의 자동 설계 및 구현의 전 과정을 하나의 환경 내에서 개발 가능하게 하는 퍼지 제어기 자동 설계 및 구현 시스템 (FLC Automatic Design and Implementation Station :FADIS)을 개발하였는데 이 시스템은 다음 기능을 포함한다. (1) 원하는 퍼지 제어기의 설계 파라메터를 입력받아 이로부터 FLC를 구성하는 각 모듈의 VHDL 코드를 자동적으로 생성한다. (2) 생성된 각 모듈의 VHDL 코드가 원하는 동작을 수행하는지를 Synopsys사의 VHDL Simulator상에서 시뮬레이션을 수행한다. (3) Synopsys사의 FPGA Compiler에 의해 VHDL 코드를 합성하여 FLC의 각 구성 모듈을 얻는다. (4) 합성된 모듈은 Xilinx사의 XactSTep 6.0에 의해 최적화 및 배치, 배선이 이루어진다. (5) 얻어진 Xilinx rawbit 파일은 VCC사의 r2h에 의해 C 언어의 header 파일 형태의 하드웨어 object로 변환된다. (6) 하드웨어 object를 포함하는 응용 제어 프로그램의 실행 파일을 재구성 \ulcorner 능한 FPGA 시스템 상에 다운로드한다. (7) 구현된 FLC의 동작 과정은 구현된 FLC와 제어 target 사이의 상호 통신에 의해 모니터링한다. 트럭 후진 주차 제어에 사용하는 퍼지 제어기 설계 및 구현의 전 과정을 FADIS상에서 수행하여 FADIS가 완전하게 동작하는지를 확인하였다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2004.05b
• /
• pp.642-646
• /
• 2004

시스템 패킷 인터페이스 4레벨 2단계(System Packet Interface Leve1 4 Phase 2)는 10Gbps 이더넷 응용뿐만 아니라, OC-192 대역폭의 ATM 및 POS를 통한 패킷 또는 셀 전송을 위한 물리계층과 링크계층 소자간의 인터페이스이다. 본 논문에서는 시스템 패킷 인터페이스 4레벨 2단계(SPI-4.2)에 대한 연구와 C언어를 이용한 성능평가를 토대로 모듈을 VHDL언어를 이용하여 설계하였다. 성능평가시 확인된 짧은 패킷이 유입되었을 때 PCW와 다음 PCW의 거리를 16바이트 이상을 유지하기 위해 ICW가 삽입되어 많은 오버헤드를 발생시켰다. 작은 패킷이 유입되었을 때 오버헤드를 최소화하기 위해 ICW생성을 최대한 제한하게 설계하여 짧은 패킷 유입시의 오버헤드를 감소하는 SPI-4.2 인터페이스 수신부 모듈을 설계하였다. 설계한 모듈은 라인당 720Mbps를 지원하여 총 대역폭이 11.52Gb/s의 전송률을 나타내어 더욱 안정적으로 패킷을 인터페이스 할 수 있다. XilinxISE 5.1i 툴을 이용하여 VHDL언어로 설계하였고, Model_SIM 5.6a를 이용하여 시뮬레이션 하였다. SPI-4.2 인터페이스 모듈은 기가비트/테라비트 라우터, 광학 크로스바 스위치 및 SONET/SDH 기반의 수신 시스템에서 라인카드로 사용할 경우 적합할 것으로 사료된다.

• Electronics and Telecommunications Trends
• /
• v.24 no.6
• /
• pp.110-120
• /
• 2009

비동기식 회로는 전역 클록이 없이 모듈끼리의 핸드셰이크 프로토콜에 의해 데이터를 동기화하고, 전송하는 회로로 전역 클록에 기반한 동기식 회로에 비해 전역 클록으로 인한 문제점들, 예를 들면, 타이밍 종결 문제, 전력 소모 문제, 다중 클록 도메인 설계 문제 등에서 이점을 갖는다. 최근에는 이 두 가지 회로의 장점을 모아 서로 다른 클록에 기반한 비교적 작은 규모의 동기식 모듈을 기반으로 모듈끼리의 데이터 전송을 비동기식으로 수행하는 GALS 구조도 많이 연구되고 있다. 본 고에서는 이러한 비동기식 회로를 위한 설계 방식을 설명하기 위해 먼저, 비동기식 회로의 특성과 설계 동향, 설계 방식에 영향을 미치는 핸드셰이크 프로토콜 및 지연 모델을 소개한다. 그리고, 크게 세가지의 설계 방식을 간단한 예제를 통해 설명한다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.14 no.3
• /
• pp.296-303
• /
• 2003

In this paper, a design method is proposed for the reflection type phase shifter applied to the DTV(Digital TV) receiver, and a phase shifter is designed by using the design equations to satisfy the phase shifting range over 180 degrees for frequency range from 470 MHz to 860 MHz, the receiving band of DTV. From the proposed method, it is possible that the systematic design of the reflection type phase shifter with desired phase shifting range and insertion loss. In addition, it is found that the realized phase shifter satisfies the given specifications.

• Proceedings of the KIPE Conference
• /
• 2017.11a
• /
• pp.179-180
• /
• 2017

본 논문은 전기자동차의 HVBAT 전력을 LVBAT에 충전하는 LDC 전원장치의 고효율 설계 방법에 대하여 설명한다. 기존의 단일형 LDC 전원장치의 배터리 모듈 불평형 문제를 직렬 분배 방식의 모듈형 LDC로 설계하여 불평형 문제를 해결할 수 있는 장점을 갖고 있다. 제안하는 LDC 전원장치는 기존 단일형 1kW이상의 용량에서 모듈형의 150W용량을 가지며 절연이 가능한 포워드 컨버터로 설계하였다. 그리고 소형화가 가능하고 적은 부품수로 설계할 수 있는 능동 클램프 방식의 포워드 컨버터로 선정하였다. 또한 부피와 무게를 최소화하면서 고효율 구현이 가능한 설계기법을 제안하고 실험을 통하여 타당성을 검증한다.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2002.05c
• /
• pp.1-5
• /
• 2002

본 논문에서는 UART(Universal Asynchronous Receiver-Transmitter)를 soft IP(Intellectual Property) 모듈 형태로써 VLSI 설계과정을 통하여 구현하였다. 이 모듈은 현재 각종 통신 디바이스에서 최하 말단에서 직렬 데이터를 시스템으로 받아들이거나 병렬 데이터를 직렬 라인에 실어 보내는 중요한 역할을 담당한다. 본 연구에서 설계한 UART는 간단한 모듈 형태로 제작되어 있어 Verilog-HDL을 사용하여 직렬 송ㆍ수신을 필요로 하는 시스템에 내장되어 사용될 수 있다. 본 논문에서는 설계 순서에 따라 UART를 설계하고 Simulation을 하고 Synopsys Tool을 사용하여 Compile 과 Synthesis 후 Gate Area 와 Belay를 검출해 내었다. 합성결과 0.25$\mu$m 공정의 CMOS Cell Library를 사용하였을 경우 전체 면적은 1,013 gate가 나왔다. 본 논문에서 설계한 UART의 최장경로가 최대 4.12ns로 나타났으며, 최대 동작 클럭 주파수는 200MHz 로써 150Mbps 이상의 전송 속도를 가진다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.47 no.6
• /
• pp.460-467
• /
• 2019

This paper proposes a multi-objective optimization (MOO) framework for conceptual design of a surface-to-surface missile system. It can generate the set of Pareto optimal system design, which can be used for system trade-off study in a very early stage of the research and development process. The proposed framework consists of four functional modules (an environmental setting module, a variable setting module, a multidisciplinary analysis module and an optimization module) to make the model easy to change, and the concept design process using the framework was able to achieve the purpose of reviewing various designs in the early stage of development. A case study demonstrating the effectiveness of the framework has presented applicability to the system design, and the proposed framework has contributed to presenting a design environment that can ensure reliability and reduce computational time in the conceptual design stage.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2013.11a
• /
• pp.1525-1527
• /
• 2013

본 논문에서는 저시력자의 개선된 독서 환경을 제공하는 시각보조기기를 위한 실시간 영상처리 SoC(System on Chip) 하드웨어 구조 설계에 대해서 기술한다. 기존의 시각보조기기는 화면 영상이 실제 움직임보다 늦게 출력되는 잔상 현상이 발생하며, 색 변환 기능도 제한적이다. 따라서 본 논문에서 제안하는 실시간 영상처리 SoC 하드웨어 구조는 데이터 연산을 최소화함으로써 잔상 현상이 감소되며, 저시력자를 위한 다양한 색상 모드를 지원한다. 제안하는 영상처리 SoC 하드웨어 구조는 Core-A 모듈, Memory Controller 모듈, AMBA AHB bus 모듈, ISP(Image Signal Processing) 모듈, TFT-LCD Controller 모듈, VGA Controller 모듈, CIS Controller 모듈, UART 모듈, Block Memory 모듈로 구성된다. 시각보조기기를 위한 실시간 영상처리 SoC 하드웨어 구조는 Virtex4 XC4VLX80 FPGA 디바이스를 이용하여 검증하였으며, TSMC 180nm 셀 라이브러리로 합성한 결과 동작주파수는 54MHz, 게이트 수 197k이다.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.38 no.5
• /
• pp.7-13
• /
• 2001

Modular wavelet neural network combining wavelet theory and modular concept based on single layer neural network have been proposed as an alternative to conventional wavelet neural network and kind of modular network. In this paper, an effective method to construct an optimal modular wavelet network is proposed using genetic algorithm. Genetic Algorithm is used to determine dilations and translations of wavelet basis functions of wavelet neural network in each module. We apply the proposed algorithm to approximation problem and evaluate the effectiveness of the proposed system and algorithm.

• Journal of the Korea Society of Computer and Information
• /
• v.11 no.5 s.43
• /
• pp.267-272
• /
• 2006

In this paper, an integrated and small Ka-band transceiver module has been developed for measuring distance at the radar systems. Oscillator of cavity type, The MMIC such as VCO, power amplifier, LNA, and mixer, and passive components are integrated on carriers and these are assembled in the transceiver module directly. The test result shows the output power of 21dBm and the noise figure of 5dB using developed transceiver module. Using developed FMCW transceiver module. We can measure the 60m range target by detecting the beat frequency and distinguish both earth and sky using radiometer signal. So we defined that the integrated module using MMIC had a good performance for the radar and radiometer at Ka-band.