• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.670-672
• /
• 1999

소인수 분해 문제 혹은 이산대수 문제의 어려움에 근거한 공개키 암호 시스템에서는 큰 수에 대한 모듈라 멱승연산이 전체 시스템의 속도를 좌우하는 큰 요인이 된다. 모듈라 멱승 연산은 모듈라 곱셈으로 이루어진 연산이므로 모듈라 곱셈의 횟수를 줄이거나 빠른 모듈라 곱셈을 이용하면 멱승 연산의 계산 속도가 향상한다. 모듈라 곱셈 방법 중에서도 메모리를 적게 사용하면서도 고속인 방법들을 골라 비교하여 본다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 1998.12a
• /
• pp.137-147
• /
• 1998

RSA 암호 시스템에서 512비트 이상의 큰 정수 소수의 모듈라 멱승 연산이 필요하기 때문에 효율적인 암호화 및 복호화를 위해서는 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 모듈라 감소를 실행하고 carry-save 덧셈과 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 및 감소 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 모듈라 멱승 연산 프로세서를 논리 자동 합성 기법을 바탕으로 하는 탑다운 선계 방식으로 VHDL을 이용하여 모델링하고 SYNOPSIS 툴을 이용하여 합성 및 검증한 후 XILINX XC4025 FPGA에 구현하여 성능을 평가 및 분석한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2002.11b
• /
• pp.901-904
• /
• 2002

정보의 암호화와 인증, 디지털 서명등에 효율적인 공개키 암호 시스템의 주 연산은 모듈라 멱승 연산이며 이는 모듈라 곱셈의 연속적인 반복 수행으로 표현될 수 있다. 본 논문에서는 Montgomery 모듈라 곱셈 알고리즘을 사용하여 모듈라 곱셈을 효율적으로 수행하기 위한 모듈라 멱승 연산기를 구현하였으며 Montgomery 모듈라 곱셈시 발생하는 케리 진파 문제를 해결하기 위하여 CPA을 대신하는 CSA를 사용함으로써 멱승 연산시 발생하는 지연시간을 최소화시키는 결과가 얻어짐을 보였다. 본 논문에서는 Montgomery 모듈라 멱승 연산기 구현을 위하여 VHDL 구조적 모델링을 통하여 Synopsys사의 VSS와 Design analyzer를 이용한 논리 합성을 하였고 Mentor Graphics사 Model sim 및 Xilinx사 Design manager의 FPGA 시뮬레이션을 수행하여 성능을 검증 하였다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 1997.11a
• /
• pp.232-247
• /
• 1997

공개키 암호시스템의 구현을 위해서는 큰 수들 간의 모듈라 연산 라이브러리를 구축해야 한다. 본 논문에서는 C 언어 및 부분적인 어셈블리어를 사용하여 구축된 모듈라 연산 라이브러리를 이용하여 모듈라 멱승 연산에 바탕을 둔 대표적인 공개키 암호시스템인 RSA, Diffie-Hellman및 한국 디지탈서명 표준(안)인 KCDSA 등을 다양한 컴퓨터 기종에서 구현한 결과를 제시한다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.10 no.1
• /
• pp.89-97
• /
• 2000

공개키 암호 시스템 중에서 가장 널리 사용되는 RSA 암호 시스템은 키의 분배와 권리가 용이하고, 디지털 서명이 가능한 장점이 있으나, 암호화와 복호화 과정에서 512 비트 이상의 큰 수에 대한 멱승과 모듈라 감소 연산이 요구되기 때문에 처리 속도의 지연이 큰 문제가 되므로 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 RSA 암호 칩을 VHDL을 이용하여 모델링하고 Faraday FG7000A 라이브러리를 이용하여 합성하고 타이밍 검증하여 단일 칩 IC로 구현하였다. 구현된 암호 칩은 75,000 게이트 수준으로 합성되었으며, 동작 주파수는 50MHz이고 1회의 RSA 연산을 수행하는데 소요되는 전체 클럭 사이클은 0.25M이며 512비트 당 처리 속도는 102.4Kbit/s였다.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 1998.12a
• /
• pp.329-333
• /
• 1998

대부분의 공개키 암호시스템은 큰 수의 모듈라 멱승을 기본으로 한다. 본 논문에서는 대표적인 고속 모듈라 멱승 알고리즘인 몽고메리법에 대해 윈도우법을 결합하여 연산한 결과효율성이 향상됨을 보였고, 이러한 결과를 윈도우법과 비교하여 실험하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.27 no.3C
• /
• pp.256-262
• /
• 2002

This paper presents a novel radix-4 modular multiplication algorithm based on the sign estimation technique (3). The sign estimation technique detects the sign of a number represented in the form of a carry-sum pair. It can be implemented with 5-bit carry look-ahead adder. The hardware speed of the cryptosystem is dependent on the performance modular multiplication of large numbers. Our algorithm requires only (n/2+3) clock cycle for n bit modulus in performing modular multiplication. Our algorithm out-performs existing algorithm in terms of required clock cycles by a half, It is efficient for modular exponentiation with large modulus used in RSA cryptosystem. Also, we use high-speed adder (7) instead of CPA (Carry Propagation Adder) for modular multiplication hardware performance in fecal stage of CSA (Carry Save Adder) output. We apply RL (Right-and-Left) binary method for modular exponentiation because the number of clock cycles required to complete the modular exponentiation takes n cycles. Thus, One 1024-bit RSA operation can be done after n(n/2+3) clock cycles.

• Journal of the Institute of Electronics Engineers of Korea SC
• /
• v.38 no.2
• /
• pp.12-19
• /
• 2001

In this paper, we propose the new algorithm which can design on the optimal structure of modular system. This system is composed to the wavelet neural network in order to simplify the structure of modular system and use the time-frequency analysis. We will determine the number of module and node of each sub-system using the proposed algorithm. This algorithm provides the methodology, which we will design optimal structure of modular wavelet neural network through analyzing the character of system. We apply the proposed new structure and algorithm to approximation problem and evaluate the effectiveness of the proposed system and algorithm.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.04c
• /
• pp.313-315
• /
• 2003

분할 및 합병 개념에 바탕을 둔 모듈라 신경망이 자동차 번호판 문자 인식에서 단일 신경망 사용 보다 학습 질 측면이나 학습 속도 면에서 좋은 결과를 보였다. 본 논문에서는 번호판 인식을 위한 모듈라 신경망 구성 시, 특징 벡터 클러스터링 방법에 따른 모듈라 신경망의 성능을 평가하였다. K-means Clustering 알고리즘을 이용하여 유사한 특징 벡터를 그룹핑하는 방법과 본 논문에서 제안한 알고리즘을 사용하여 유사하지 않는 특징 벡터들을 그룹핑하는 방법 각각을 구현하여 실험하였다. 실험결과, 유사하지 않는 특징 벡터들로 모듈라 신경망을 구성할 경우가 그렇지 않은 경우보다 좋은 인식 결과를 보였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.9 no.1
• /
• pp.135-146
• /
• 1999

Most public key cryptosystems are constructed based on a modular exponentiation, which is further decomposed into a series of modular multiplications. We design a new systolic array multiplier to speed up modular multiplication using Montgomery algorithm. This multiplier with simple circuit for each processing element will save about 14% logic gates of hardware and 20% execution time compared with previous one.