• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.498-500
• /
• 1999

컴포넌트 기반 소프트웨어 공학에서 컴포넌트를 명세하기 위한 명세 언어는 컴포넌트 분류, 검증 및 검색에 가장 기본적인 조건이다. 기존에 이미 많은 명세 언어가 사용되어 왔지만 명세의 복잡성으로 인한 어려움이 있다. 따라서 이 연구에서는 이러한 복잡성과 개발자에게 좀 더 쉬운 명세 방법을 제공하기 위해 XML을 기반으로 하여 새로운 컴포넌트 명세 언어를 제안하였다. 제안한 명세 언어는 컴포넌트의 기능명세부분, 타입 검사에 의한 검색을 위한 부분, 명세 일치 방식을 위한 부분으로 구성된 컴포넌트 기능명세와 소프트웨어 아키텍쳐를 위한 명세로 구성된다. 이 연구에서는 각 부분을 XML 태그에 의해 정의하였다. 또한 소프트웨어 아키텍쳐 명세를 위한 그래픽 표기법과 텍스트 표기법을 제안하였다. 이 연구에서 제안한 명세언어는 화이트박스 재사용과 블랙박스 재사용을 지원하고 오류가능성을 줄일 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10a
• /
• pp.575-578
• /
• 2000

소프트웨어 개발 초기 단계에서의 부정확에 기인한 에러들을 줄이기 위한 노력이나 기술이 절실하다. [1][2] 정형 명세 기법은 명세 단계에서 기인하는 에러들을 줄이기 위해 Z 나 VDM 과 같은 정형 표기법(formal notation)에 의해 쓰여지며, 정형성(formality)과 추상화(abstraction)의 제공 등 두 가지 사항에 대한 요구사항을 충족시켜 준다. [3][4] 그러나, Z 표기법의 병행성 표현 능력의 부족으로 병행성을 요구하는 시스템의 명세에서 사용할 수 없거나, Process Algebra의 CSP (Communicating Sequence Processes)등과 같은 다른 정형 언어와 함께 명세해야 하는 단점이 있다. 본 논문은 이를 보완하기 위해 범용 목적의 명세 언어인 기존의 Z 를 확장하여 병행성을 명세 가능하도록 하고자 한다. 이를 위해서 병행 프로세스(concurrent process) 개념을 도입하며, 이를 나타내는 표기를 정의하고 사용한다. 또한, 병행성의 제어를 위해서 프로시듀어 기술부(procedure description)의 도입 및 관련 스키마(schema)들을 정의한다. 아울러, 확장된 Z 로 작성된 명세서를 목적 언어로 자동 변환(translate)하기 위한 변환기(translator)를 Lex 와 Yacc을 이용하여 구현하고, 변환된 목적 언어 파일을 실행하여 확장된 Z 가 모호성을 포함하지 않는지 시뮬레이션을 통해 검증한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.04a
• /
• pp.142-144
• /
• 2000

최근의 내장형 시스템은 점점 대형화되고 복잡성이 증가하고 있다. 또한 시스템의 생명주기는 매우 빠른 속도로 단축되고 있는 추세이다. 이에 따라 발생될 수 있는 에러율이 증가하고 있으며 이를 해결하기 위해 많은 비용과 시간에 소비될 수 있다. 따라서, 시스템 설계단계부터 신뢰성과 안정성을 보장하며 신속하게 명세를 표현할 수 있는 정형 명세 기법이 필요하다. 본 논문은 신속하면서 견고한 정형 명세 개발을 위해 컨포넌트를 지원하는 Statechart 도구를 구현한다. 본 논문에서 개발된 도구를 이용하면 이미 작성된 정형 명세를 최대한 재사용함으로 새로운 시스템 설계의 개발시간을 단축시킬 수 있는 장점을 지닌다.

• Proceedings of the KIEE Conference
• /
• summer
• /
• pp.1418-1420
• /
• 2004

비정형적인 방법에 의해 설계되어진 프로토콜은 불확실성과 오류를 내포하고 있을 수 있으며, 이러한 특성은 프로토콜의 안전성에 매우 심각한 영향을 미치게 된다. 또한 구형되어진 프로토콜 명세에 만족하게 구현되어졌는지를 확인하는 것 또한 프로토콜 엔지니어링에서 매우 중요한 부분이다. 즉, 프로토콜 명세의 정형검정과 적합성 시험은 프로토콜 개발 과정에서 매우 중요한 부분이다. 본 논문에서는 유한상태 레이블 천이시스템(LTS Labeled Transition System)으로 명세화된 철도 신호제어용 프로토콜 Type 1 모델에 대한 적합성 시험을 위하여 프로토콜 제어흐름을 IOFSM으로 모델링하였으며, 이 명세로부터 UIO 방법에 의한 적합성 시험계열 생성방법을 제시하였다. 또한, 프로토콜 검정 및 적합성 시험 방법을 실제 프로토콜의 정확성을 분석하는 데 사용할 수 있도록 프로토콜 검정기와 시험기를Windows 환경하에서 GUI기능에 의해 Window상에 구현되도록 하여 프로토콜 명세의 정확성을 평가할 수 있게 하였다.

• Proceedings of the KIEE Conference
• /
• 2000.07d
• /
• pp.2498-2500
• /
• 2000

차세대 신형원전에서는 디지털 기술의 적용을 기본 설계 요건으로 제시하고 있다. 차세대 원전의 노심보호계통 (Core Protection Calculator Systems; CPCS)은 원전의 안전성을 보장하기 위한 부분으로 이 부분이 올바르게 작성되고, 검증되어야 함은 분명하다. 현재 이부분은 소프트웨어로 개발 중에 있으며 개발 단계에 있어서 시작단계인 요구명세 단계에 있다. 요구 명세 단계의 오류는 소프트웨어 개발 단계 중 소프트웨어의 품질에 가장 영향을 많이 미치는 단계로 알려져 있으므로 이 단계를 정확하게 수행하여야 한다. 안전성이 중요한 소프트웨어를 명세하는 데 있어서 우선 정의되어야 하는 것은 어떤 절차를 통해서 어떤 방법으로 할지를 결정하여 그 절차를 정하여야 한다. 기존에 소프트웨어 요구 명세에 대한 표준안이 존재하기는 하지만, 이러한 표준안들은 개념적인 언어들로 쓰여져 있기 때문에 실제 소프트웨어의 개발 과정에 사용하기 위해서는 구체적인 언어들로 다시 작성하여야 한다. 따라서, 소프트웨어 명세를 작성하기 위해서 절차와 방법에 대해서 정의하여야 한다. 본 논문에서는 개략적인 명세 절차와 명세 방법등을 기술하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2011.06b
• /
• pp.163-166
• /
• 2011

정형명세 언어인 Z는 상태기반의 명세언어로써 시스템의 기능성을 명세하고 검증하기 좋은 장점을 가지고 있다. 또한 Z에서 제공하는 스키마를 이용하여 복잡한 구조의 상태를 나타내기에 용이하다. 하지만 2개 이상의 시스템으로 구성된 네트워크 상의 통신을 나타내기가 힘든 단점이 있다. 본 논문에서는 Z를 이용하여 네트워크 프로토콜을 명세하기 위한 프레임워크를 제시하고 사례연구를 통해 적용가능성을 살펴본다. 본 연구결과를 토대로 네트워크로 구성된 안전 필수 시스템의 명세 가이드라인을 제시한다.

• Proceedings of the KIEE Conference
• /
• 2004.04a
• /
• pp.262-265
• /
• 2004

프로토콜 명세의 검정과 적합성 시험은 프로토콜 개발 과정에서 가장 중요한 부분으로, 명세에 규정되어진 시스템 기능의 정확성을 향상시키는데 사용되는 상호 보완 기술이다. 본 논문에서는 유한상태 레이블 천이시스템(LTS:Labeled Transition System)으로 명세화된 철도 신호제어용 프로토콜 Type 1 모델의 안전성 및 필연성 특성을 모형검사 기법에 의해 검정하였고, 실제적으로 교착상태의 유무나 초기 상태에서 임의의 상태로 도달 가능한지의 검사를 실험적으로 증명하였다. 구현되어진 형식 검정기는 Modal mu-calculus를 사용하며 Modal 논리로 표현된 특성이 명세에 대해 올바른지 아닌지를 검정할 수 있다. 또한 검정되어진 프로토콜 명세로부터 HO(Unique Input Output) 방법fl 의한 적합성 시험 계열 생성 방법을 제시하였다.

• Journal of KIISE:Software and Applications
• /
• v.32 no.9
• /
• pp.835-846
• /
• 2005

A Product Line (PL) is a set of products (applications) that share common assets in a domain. Product Line Engineering (PLE) is a set of principles, techniques, mechanisms, and processes that enables the instantiation of produce lines. Core assets, the common assets, are created and instantiated to make products in PLE. Model Driven Architecture (MDA) is a new software development paradigm that emphasizes its feasibility with automatically developing product. Therefore, we can get advantages of both of the two paradigms, PLE and MDA, if core assets are represented as PIM in MDA with predefined automatic mechanism. PLE framework in the PIM level has to be interpreted by MDA tools. However, we do not have a standard UML profile for representing core assets. The research about representing PLE framework is not enough to make automatically core assets and products. We represent core asset in PIM level in terms of structural view and semantic view. We also suggest a method for representing architecture, component, workflow, algorithm, and decision model. The method of representing framework with PLE and MDA is used to improve productivity, applicability, maintainability and qualify of product.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10a
• /
• pp.463-465
• /
• 2001

본 논문에서는 패턴 기반의 시각적 속성 명세 연구를 통해 모든 명세 논리를 포괄하는 요구성 명세의 단일 프레임워크와 자동화 지원 도구를 제시한다. 또한 유도 질문을 통한 속성 명세와 속성의 구조 및 상호관계 표현 방법을 보인다. 본 연구에서는 패턴 기반의 시각적 속성 명세 언어(PVSL)를 정의했다. 요구 속성은 속성도를 통해 표현되며 패턴 다이어그램과 속성 and-or 트리로 의미 및 구조를 해석한다. PVSL 과 속성도는 검증자의 기존 지식을 최대한 활용할 수 있도록 계층형 유한 상태 기계의 표기법을 활용한다. 그리고 Nu-SMV 에서 실제 사용된 CTL 예제를 속성도로 명세하고 이를 해석하는데 적용했다. 그 결과 배경 지식을 최소화할 수 있었으며 빠른 명세와 해석이 가능했다. 또한 명세의 오류를 방지할 수 있었으며 속성의 구조와 상호관계를 쉽게 파악할 수 있었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10a
• /
• pp.385-387
• /
• 2000

실시간 시스템은 그 특성상 시스템 내에서의 오류가 매우 위험하고 때론 치명적일 수 있다. 따라서, 시스템의 정확성과 안전성을 보장하는 것은 매우 중요한 문제가 된다. 이러한 문제를 해결하기 위해 정형기법을 사용한 명세와 검증을 통해 실시간 시스템의 안전성을 보장하려는 시도들이 많이 이루어져 왔다. 이 논문에서는 월성 원자로 운전 중지 시스템의 기존 명세의 문제점을 보완하여, 실시간 요구사항들을 타임드 오토마타(timed automata)로 기술할 것을 제안한다. 또한 명세를 실시간 모델 체커 UPPAAL의 입력으로 넣어서, 모델 체킹 기법을 이용해 자동적으로 시간 제약 속성을 검증한다.