• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.12-12
• /
• 2011

최근 휴대용 전자기기의 사용이 증가함에 따라 비휘발성 메모리 소자에 대한 수요가 급증하고 있다. 다양한 메모리 소자 중에서 현재는 플래시 메모리를 기반으로 하는 비휘발성 메모리 소자의 연구 및 개발이 활발히 이루어지고 있으며, 플래시 메모리 소자의 경우 모든 반도체 메모리 소자 중에서 가장 빠른 발전 속도로 개발되고 있다. 이러한 플래시 메모리 소자의 발전을 기반으로 스마트폰, 디지털 카메라, 태블릿 PC 등의 개발 및 대중화를 가져왔다. 이러한 플래시 메모리를 기반으로 하는 비휘발성 메모리 소자의 경우 반도체 소자의 발전을 주도하며 발전하고 있으나, 새로운 전자기기 및 소자(flexible electronics, printed electronics, organic electronics 등) 응용을 위해서는 저비용으로 쉽게 제작할 수 있는 메모리 소자의 개발이 필요하다. 이에 적합한 메모리 소자 구조는 기존 플래시 메모리 소자와 유사한 트랜지스터 기반의 메모리 소자라고 할 수 있다. 본 발표에서는 플래시 메모리 소자와 유사한 구조 및 동작 특성을 갖는 자기조립된 금속나노입자를 정보저장층으로 이용하는 비휘발성 메모리 소자 개발에 대한 내용을 소개하고자 한다. MOS 캐패시터나 박막트랜지스터 내의 게이트 절연층에 자기조립된 금속 나노입자를 삽입하여 비휘발성 메모리 소자를 구현하였다. 게이트에 인가되는 전압에 따라 금속 나노입자 층에 전하를 trap/detrap 시킬 수 있으며, 이러한 거동에 따라 MOS 캐패시터 또는 트랜지스터 구조의 메모리 소자의 문턱전압 값이 변화하게 되어 program/erase 상태를 확인할 수 있다. 실리콘 게이트를 이용하는 메모리 소자, 다층의 정보저장층을 이용하는 메모리 소자, 프린팅 공정에 의해 형성된 메모리 소자 등 다양한 형태의 나노입자 기반 메모리 소자를 구현하였으며, 이러한 나노입자 기반 비휘발성 메모리 소자의 경우, 우수한 동작 특성 및 향상된 신뢰성을 보여주어, 차세대 메모리 소자로 이용하기에 적합한 특성을 나타내었다. 또한 대부분의 공정이 저온에서 가능하기 때문에 최종적인 메모리 소자의 플랫폼으로 플렉서블 플라스틱 기판을 이용하여, 유기트랜지스터 기반의 플렉서블 메모리 소자를 구현하였다. 본 발표에서는 다양한 형태의 나노입자 기반 비휘발성 메모리 소자의 제작 방법, 동작 특성, 신뢰성 평가 등에 대해 자세히 논의될 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.126-126
• /
• 2011

삼차원 구조의 낸드 플래시 메모리 소자는 기존 이차원 구조의 메모리 소자를 비례 축소할 때 발생하는 단채널 효과와 간섭효과를 최소화 하면서 집적도를 높일 수 있는 장점 때문에 많은 연구가 진행되고 있다. 그러나, 삼차원 구조의 낸드 플래시 메모리 소자는 공정 과정이 복잡하고 주변 회로 연결이 어려울 뿐만 아니라 금속 접촉에 필요한 면적이 넓은 단점을 가지고 있다. 이러한 문제점을 해결하기 위해 Vertical-Stacked-Array-Transistor (VSAT) 구조를 갖는 플래시 메모리 소자가 제안되었으나, VSAT 구조 역시 드레인 전류량이 적고 program과 erase 동작 시게이트 양쪽의 전하 트랩층에 전자와 정공을 비효율적으로 포획해야 하는 문제점을 가진다. 본 연구에서는 기존의 VSAT 구조의 문제점을 개선하면서 집적도를 증가한 삼차원 구조의 고집적낸드 플래시 메모리 소자를 제안하였다. 본 연구에서 제안한 플래시 메모리 소자의 구조는 기존 VSAT 구조에서 수직 방향의 두 string 사이에 존재하는 polysilicon을 제거하고 두 string 사이에 절연막을 증착하였다. 삼차원 시뮬레이션 툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션 하였다. 소스와 드레인 사이의 유효 채널 길이가 감소하였기 때문에 기존의 VSAT 구조를 갖는 메모리 소자에 비해 turn-on 상태의 드레인 전류가 증가하였다. 제안한 플래시 메모리 소자의 subthreshold swing (SS)가 기존의 VSAT 구조를 갖는 메모리 소자의 SS 에 비해 낮아, 소자의 스위칭 특성이 향상하였다. 프로그램 전후의 문턱전압의 변화량이 기존의 VSAT 구조를 갖는 메모리 소자에 비해 크기 때문에 멀티 레벨 동작이 가능하다는 것을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.216-216
• /
• 2010

Floating gate를 이용한 플래시 메모리와 달리 질화막을 트랩 저장층으로 이용한 silicon-oxide-silicon nitride-oxide silicon (SONOS) 구조의 플래시 메모리 소자는 동작 전압이 낮고, 공정과정이 간단하며 비례 축소가 용이하여 고집적화하는데 유리하다. 그러나 SONOS 구조의 플래시 메모리소자는 비례 축소함에 따라 단 채널 효과와 펀치스루 현상이 커지는 문제점이 있다. 비례축소 할 때 발생하는 문제점을 해결하기 위해 플래시 메모리 소자를 FinFET과 같이 구조를 변화하는 연구는 활발히 진행되고 있으나, 플래시 메모리 소자를 제작하는 기판의 변화에 따른 메모리 소자의 전기적 특성 변화에 대한 연구는 많이 진행되지 않았다. 본 연구에서는 silicon-on insulator (SOI) 기판의 유무에 따른 멀티비트를 구현하기 위한 듀얼 게이트 가진 SONOS 구조를 가진 플래시 메모리 소자의 subthreshold 전압 영역에서의 전기적 특성 변화를 조사 하였다. 게이트 사이의 간격이 감소함에 따라 SOI 기판이 있을 때와 없을 때의 전류-전압 특성을 TCAD Simulation을 사용하여 계산하였다. 전류-전압 특성곡선에서 subthreshold swing을 계산하여 비교하므로 SONOS 구조의 플래시 메모리 소자에서 SOI 기판을 사용한 메모리 소자가 SOI 기판을 사용하지 않은 메모리 소자보다 단채널효과와 subthreshold swing이 감소하였다. 비례 축소에 따라 SOI 기판을 사용한 메모리 소자에서 단채널 효과와 subthreshold swing이 감소하는 비율이 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.200.1-200.1
• /
• 2015

Charge trap flash (CTF) 메모리 소자는 기존의 플로팅 게이트를 사용한 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 소비 전력이 적으며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 그러나 CTF 메모리 소자에서도 메모리 셀의 크기가 작아짐에 따라 셀 사이의 간섭 효과를 무시할 수 없다. 인접 셀 간의 간섭현상은 측정 셀의 문턱전압을 예측할 수 없게 변화시켜 소자 동작의 신뢰성을 낮추고 성능을 저하시킨다. 본 논문에서는 셀 사이의 간섭을 줄이고 소자의 성능을 향상시키기 위해 charge trap 층에 금속 공간층을 삽입한 CTF메모리 소자의 전기적인 특성에 대해 연구하였다. 금속 공간층을 갖는 CTF 메모리 소자는 기존 CTF 메모리 소자의 트랩층 양 측면에 절연막과 금속 공간층을 증착시켜 게이트가 트랩층을 감싸는 구조를 갖는다. 인접 셀 사이에 발생하는 간섭 현상과 전계 분포를 분석하였다. 프로그램 동작 시CTF 메모리 소자 내에 형성되는 전계의 분포와 크기를 계산함으로 금속 공간층이 인접한 셀에서 형성된 전계를 차폐시켜 셀 간 간섭 현상을 최소화하는 것을 확인하였다. 이러한 결과는 인접 셀 간의 간섭현상을 최소화하면서 소자 동작의 신뢰성이 향상된 대용량 메모리 소자를 제작하는데 도움을 줄 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.393.1-393.1
• /
• 2014

유기물/무기물 나노복합체를 이용하여 제작한 유기비휘발성 메모리 소자는 간단한 공정과 플렉서블기기 응용 가능성 때문에 많은 연구가 진행되고 있다. 유기물/무기물 나노복합체를 사용하여 제작한 비휘발성 메모리 소자의 전기적 성질에 대한 연구는 많이 진행되었으나, Poly (N-vinylcarbazole) (PVK) 박막 내부에 분산된 친환경 CuInS2 (CIS) 나노입자를 이용하여 제작한 유기 쌍안정 소자의 메모리 특성에 대한 연구는 미미한 실정이다. 본 연구에서는 PVK박막층안에 분산된 CIS나노입자를 사용한 메모리 소자를 제작하여 전기적 특성에 대하여 연구하였다. 화학적으로 합성 된 CIS 나노입자를 톨루엔에 용해되어있는 PVK에 넣고 초음파 교반기를 사용하여 두 물질을 고르게 섞었다. 전극이 되는 indium-tin-oxide 가 성장된 유리 기판 위에CIS 나노입자와 PVK가 섞인 용액을 스핀코팅 한 후, 열을 가해 용매를 제거하여 CIS 나노입자가 PVK에 분산되어 있는 나노복합체 박막을 형성하였다. 형성된 나노복합체 박막 위에 상부 전극으로 Al을 열증착하여 비휘발성 메모리 소자를 제작하였다. 제작된 소자의 전류-전압 측정 결과는 메모리 특성을 나타내었으며, CIS 나노입자를 포함하지 않은 소자와의 비교를 통해 CIS나노입자가 비휘발성 메모리 소자에서 메모리 특성을 나타내게 하는 역할을 확인하였다. 전류-시간 측정 결과 소자의 ON/OFF 전류 비율이 시간에 따라 큰 변화 없이 1,000 회 이상 지속적으로 유지함을 관찰함으로써 소자의 전기적 기억 상태 안정성을 확인하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.125-125
• /
• 2011

Silicon-oxide-silicon nitride-oxide silicon (SONOS) 구조를 가진 플래쉬 메모리 소자는 기존의 floating gate (FG)를 이용한 플래쉬 메모리 소자에 비해 구동 전압이 낮고, 공정 과정이 간단할 뿐만 아니라 비례 축소가 용이하다는 장점 때문에 차세대 플래쉬 메모리 소자로 많은 연구가 진행되고 있다. SONOS 구조를 가진 플래쉬 메모리에서 소자의 셀 사이즈가 감소함에 따라 발생하는 인접한 셀 간의 간섭 현상에 대한 연구가 소자의 성능 향상에 필요하다. 본 연구에서는 SONOS 구조를 가진 플래쉬 메모리에서 소자의 셀 사이즈가 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 recess field 의 깊이에 따른 변화를 조사하였다. 게이트의 길이가 30nm 이하인 SONOS 구조를 가진 플래쉬 메모리 소자의 구조에서 recess field의 깊이의 변화에 따른 소자의 전기적 특성을 삼차원 시뮬레이션 툴인 sentaurus를 사용하여 계산하였다. 커플링 효과를 확인하기 위해 선택한 셀의 문턱전압이 주변 셀들의 프로그램 상태에 미치는 영향을 관찰하였다. 본 연구에서는 SONOS 구조를 가진 플래쉬 메모리에서 셀 사이에 recess field 를 삽입함으로 인접 셀 간 발생하는 간섭현상의 크기를 줄일 수 있음을 시뮬레이션 결과를 통하여 확인하였다. 시뮬레이션 결과는 recess field 깊이가 증가함에 따라 인접 셀 간 발생하는 간섭현상의 크기가 감소한 반면에 subthreshold leakage current가 같이 증가함을 보여주었다. SONOS 구조를 가진 플래쉬 메모리 소자의 성능향상을 위하여 recess field의 깊이를 최적화 할 필요가 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.194-194
• /
• 2010

Charge trap flash (CTF) 구조를 가진 플래시 메모리 소자는 기존의 플래시 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견디는 장점을 가지고 있다. 이러한 장점에도 불구하고 CTF 플래시 메모리에서도 수십 나노 이하로 소자의 셀 사이즈가 감소함에 따라 단 채널 효과, 펀치스루 현상 및 셀 사이의 간섭현상이 발생함에 따라 이러한 문제들을 해결해야 한다. 인접한 셀 사이에 발생하는 간섭 현상에 대해선 플로팅 게이트를 사용한 플래시 메모리 소자에 대하여 많은 연구가 진행되었으나, CTF 플래시 메모리 소자에서 나타나는 셀 사이의 간섭현상에 대한 연구는 만히 진행되어 있지 않다. 본 연구에서는 CTF 플래시 메모리 소자의 셀 사이의 간격이 작아짐에 따라 발생하는 인접한 셀 간의 간섭 현상에 대해 관찰하였다. CTF 플래시 메모리 소자의 셀 사이의 간격에 따른 비교를 위하여 각 소자의 셀을 구성하는 터널링 산화막, 질화막 및 블로킹 산화막의 두께를 동일하게 하였다. 각 셀 사이의 간격이 감소함에 따라 발생하는 소자의 전기적 특성을 TCAD 시뮬레이션 툴인 Sentaurus를 사용하여 계산하였다. 인접한 셀의 상태에 따라 발생하는 간섭 효과를 확인하기 위해 word line (WL)과 bit line (BL) 방향에 있는 주변 셀의 프로그램 상태에 따른 선택한 셀의 문턱전압이 변화 정도를 관찰하였다. 시뮬레이션 결과는 셀 사이의 간섭효과가 WL 방향에 의한 간섭 현상보다 BL 방향에 의한 간섭 현상보다 크다. 시뮬레이션한 전류-전압 특성 결과는 CTF 플래시 메모리 소자가 비례 축소할 때 인접하는 셀 사이에 간격이 15 nm 이하로 줄어들 경우에 간섭 현상이 급격히 증가하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.254-254
• /
• 2010

기존의 부유게이트를 이용한 플래시 메모리는 소자의 크기를 줄이는데 한계가 있기 때문에 이를 해결하기 위한 비휘발성 메모리 소자로 CTF가 큰 관심을 받고 있다. CTF 메모리 소자는 기존의 플래쉬 메모리 소자에 비해 쓰고 지우는 속도가 빠르고, 데이터의 저장 기간이 길며, 쓰고 지우는 동작에 의한 전계 스트레스에 잘 견뎌내는 장점을 가지고 있다. 최근 터널 장벽의 두께와 종류를 변화시킨 소자의 전기적 특성을 향상하기 위한 연구들은 많이 있었지만, 터널 장벽의 적층구조 변화에 대한 연구는 비교적 적다. 본 연구에서는 터널 장벽의 적층구조 변화에 따른 CTF 메모리 소자의 프로그램 동작 특성 변화에 대해 관찰하였다. 기존의 단일 산화막 (silicon oxide; O) 대신 산화막과 higk-k 물질인 질화막 (silicon nitride; N)을 조합하여 ON, NON, ONO로 터널 장벽의 여러 가지 적층 구조를 가진 소자를 설계하여 각 소자의 프로그램 동작 특성을 조사하였다. CTF 메모리 소자의 프로그램 동작 특성을 거리와 시간에 따른 연속방정식, Shockley-Read-Hall 유사 트랩 포획 방정식 및 푸아송 방정식을 유한차분법을 사용하여 수치해석으로 분석하였다. WKB 근사를 이용하여 인가된 전계의 크기에 따라 터널링 현상에 의해 트랩층으로 주입하는 전자의 양을 계산하였다. 또한, 터널 장벽의 적층구조 변화에 따른 트랩층의 전도대역과 트랩층 내부에 분포하는 전자의 양을 시간에 따라 계산하였다. 계산 결과에서 터널 장벽의 적층구조 변화가 CTF 메모리 소자의 프로그램 동작 특성에 미치는 영향을 알 수 있었다. 소자의 프로그램 동작 특성을 분석함으로써 CTF 메모리 소자에 적합한 터널 장벽의 구조를 알 수 있었다. 기존의 단일 산화막보다 얇아진 산화막의 두께와 낮은 질화막의 에너지 장벽 높이로 전자의 터널링 현상이 더 쉽게 일어나기 때문에 ON 구조로 터널 장벽을 적층한 CTF 메모리 소자의 프로그램 속도가 가장 빠르게 나타났다. 이러한 결과는 터널 장벽의 구조적 변화가 전자의 터널 효과에 미치는 영향을 이해하고 프로그램 동작 속도가 빠른 CTF 메모리 소자의 최적화에 도움을 줄 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.184-184
• /
• 2010

Write-once-read-many times (WORM) 메모리 소자는 1회에 한해 쓰기 가능한 저장 장치로서 반영구적인 기록 보존을 필요로 하는 분야에서 널리 사용되는 저항 구조의 비휘발성 메모리 소자이다. 무기물을 사용한 WORM 메모리 소자의 제작과 소자의 전기적 특성에 관한 많은 연구가 활발히 진행되었으나 절연성 고분자인 Polystyrene (PS) 박막에 분산된 ZnO 나노입자를 이용한 무기물/유기물 복합 구조의 WORM 메모리 소자에 관한 연구는 상대적으로 미흡하다. 본 연구에서는 ZnO 나노입자가 분산되어 있는 PS를 스핀코팅 방법으로 박막 형태로 증착하여 WORM 메모리 소자를 제작하고 전기적인 성질을 조사하였다. 소자를 제작하기 위해 ZnO 나노 입자와 PS를 용매인 N,N-디메틸포메미드에 혼합하여 소자를 제작하였다. 그 후 하부 전극인 ITO가 증착되어 있는 유리 기판 위에 ZnO와 PS가 분산되어 있는 고분자 용액을 스핀 코팅 방법으로 도포한 후에 열을 가해 용매를 제거하여 박막을 형성하였다. ZnO 나노입자가 분산되어 있는 PS 박막 위에 Al을 상부 전극으로서 증착하였다. 전압을 인가하여 측정한 전류-전압 특성은 1.5 V에서 소자의 전도도가 크게 향상이 되는 것을 관측하였다. 읽기 전압에서 낮은 전도도(OFF 상태)와 높은 전도도 (ON 상태)의 크기는 $10^3$으로 이며, ON 상태가 된 이후에는 OFF 상태로 전환되지 않는 전형적인 WORM 메모리 소자의 특성이 관측되었다. ZnO 나노 입자가 없이 PS 만으로 박막을 제작한 소자는 쌍안정성 특성이 나타나지 않았다. 따라서 소자에서 전류 쌍안정성으로 나타난 원인은 PS안에 분산되어 있는 ZnO 나노입자에 기인함을 알 수 있었다. 제작된 WORM 메모리 소자의 기억 유지 특성에 대한 결과는 장시간에 걸친 측정에서 ON 전류 및 OFF 전류의 변화가 거의 없었다. 이 실험 결과는 제작된 무기물/유기물 복합 구조를 가진 WORM 메모리 소자는 우수한 기억 특성을 가지고 있으며 반영구적인 메모리 소자로 사용할 수 있음을 제시하고 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.