• Journal of the Korean Institute of Telematics and Electronics
• /
• v.22 no.2
• /
• pp.66-74
• /
• 1985

An idea is presented in this paper that control panel be implemented with a ${\mu}$-processor instead of interrupt based logic circuits. To prove that the idea is reasonable, a ${\mu}$-computer controlled traffic light control system is chosen as a model, and its control panel is imple-mented witll a f-processor. The result is that the microprocessor-based control panel performs its function very well.

• 전기의세계
• /
• v.31 no.11
• /
• pp.775-786
• /
• 1982

Bit-slice 마이크로프로세서의 구조를 설명하고, bit-slice시스템의 설계를 위해 필요한 마이크로 인스트럭숀의 구성과 pipelining 기법에 관해 토의한다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.42 no.6 s.336
• /
• pp.67-74
• /
• 2005

Crypto-systems have difficulties in designing hardware due to the various standards. We propose a programmable and configurable architecture for cryptography coprocessors to accommodate various crypto-systems. The proposed architecture has a 32 bit I/O interface and internal bus width, and consists of a programmable finite field arithmetic unit, an input/output unit, a register file, and a control unit. The crypto-system is determined by the micro-codes in memory of the control unit, and is configured by programming the micro-codes. The coprocessor has a modular structure so that the arithmetic unit can be replaced if a substitute has an appropriate 32 bit I/O interface. It can be used in many crypto-systems by re-programming the micro-codes for corresponding crypto-system or by replacing operation units. We implement an elliptic curve crypto-processor using the proposed architecture and compare it with other crypto-processors

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.927-930
• /
• 2006

While Intel has been increasing its exclusive possession in the system IC semiconductor market, IBM, Sony, and Toshiba founded an alliance to develop the next entertainment multi-core processor, which is named CELL. Cell is designed upon the Power architecture and includes 8 SPE (Synergistic processor Element) cores for data handling, and supports SIMD architecture for optimal execution of multimedia, or game applications. Also, it includes expanded Power microarchitecture. In this paper, we analyzed and researched the Cell microprocessor, which is evaluated as the most powerful processor in this era.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 2006.05a
• /
• pp.119-123
• /
• 2006

본 논문에서는 마이크로프로세서의 기능을 수행하는 데 필수적이며 사용빈도가 높은 총 64개의 명령어를 정의한 후 이를 처리할 데이터패스를 구성해 스테이트 머쉰으로 제어하는 방식으로 실용적 8비트 마이크로프로세서를 VHDL로 설계를 하고 FPGA로 구현했다. 통상 마이크로프로세서 관련 논문에서는 기능적 시뮬레이션까지만 했거나, 인터럽트 기능이 없든지, 하드웨어로 구현을 하지 않았거나, 또는 개발 관련 내용이 자세히 제시되지 않았었다. 본 논문에서는 데이터 이동, 논리, 가산 연산뿐만 아니라 분기, 점프 연산도 실행할 수 있도록 해 연산 및 제어용도에 적합하도록 하였고, 스택, 외부 인터럽트 기능까지도 지원하도록 해 그 자체로서 완전한 실용적 마이크로프로세서가 되도록 하였다. 또한 프로그램 ROM까지도 칩 안에 넣어 전체 마이크로프로세서를 단일 칩으로 구현하였다. 타이밍 시뮬레이션으로 검증 후 제작 과정을 통해, 설계된 마이크로프로세서가 정상적으로 동작함을 확인하였다. Altera MAX+.PLUS II 통합개발환경 하에서 EP1K50TC144-3 FPGA 칩으로 구현을 하였고 최대 동작주파수는 9.39MHz까지 가능했고 사용한 로직 엘리먼트의 개수는 2813개로서 논리 사용률은 97%이었다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.17 no.5
• /
• pp.36-42
• /
• 1980

In this study, multi-microprocessors system in which slave microprocessor is conrlected with master microprocessor bus through the DMA controller is designed by the use of four 8085 CPU. A high degree of processing efficiency could be obtained by making this system work parallel processing. The result of measuring relat ions bet ween working microproressor and system throughput was 70-80 percents lower than ideal value Master microprocessor takes charge of resource allocation and scheduling, common memory assigns communication between microprocessors and a store of common data. The met hod of detecting Pa rallelism from source Program composed by series is also suggested.

• Proceedings of the Korea Society for Industrial Systems Conference
• /
• 1997.11a
• /
• pp.117-126
• /
• 1997

비트 슬라이스 소자들을 이용하여 마이크로프로세서를 설계할 때 마이크로프로그램 제어방식을 채택한다. 이때 설계자는 효과적이고 경제적인 마이크로프로그램 개발 환경을 필요로 한다. 마이크로프로그래밍 비용을 최소화시키는 체계적인 마이크로프로그램 개발 환경을 마련하기 위해서, 본 논문에서는 마이크로프로그래밍 과정을 단계별로 고찰하여 마이크로프로그램 특성상 하드웨어와 밀접한 관계를 유지하며 효과적인 마이크로코드를 생성하는 마이크로명령어 정의어를 제안하였다.

• Journal of Korea Society of Industrial Information Systems
• /
• v.3 no.1
• /
• pp.175-181
• /
• 1998

비트 슬라이스 소자들은 이용하여 마이크로프로세서를 설계할 때 마이크로프로그램 제어 방식이 효과적이다. 이 때 설계자는 효과적이고 경제적인 마이크로프로그램 개발 환경을 한다. 마이크로프로그래밍 시간과 비용을 줄이기 위한 체계적인 마이크로프로그램 개발 환경을 마련하기 위해서 ,본 논문에서는 마이크로코드를 생성하는 마이크로명령어 정의어를 제안하였다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.11a
• /
• pp.850-852
• /
• 2005

마이크로 프로세서 구조의 성능을 분서할 때, 트레이스 구동형 모의실험이 광범위하게 수행되고 있으나, 시간과 공간을 많이 차지하기 때문에 비실용적이다. 본 논문에서는 통계적 프로화일링 기법을 이용하여 다양한 하드웨어 사양을 갖는 수퍼스칼라 마이크로 프로세서의 성능간 통계적 모의실험에 의하여 측정하는 기법에 대하여 연구하였다. 이것을 위하여 SPEC 2000 벤치마크 프로그램의 특성을 통계적 프로화일링 기법으로 모델링하고 여기서 얻은 통계적 프로화일을 바탕으로 벤치마크 트레이스를 합성하여 모의실험을 수행하였다. 그 결과, 다양한 하드웨어 구성에 대하여 비교적 높은 정확도를 얻을 수 있었다.

• 전기의세계
• /
• v.37 no.8
• /
• pp.45-50
• /
• 1988

일본의 독자적인 운영 체제 개발 계획인 TRON(The Real time Operating system Necleus) 프로젝트는 지금껏 미국에 의존해 온 일본의 컴퓨터 업계가 독자적인 운영 체제의 개발과 아울러 유저가 퍼스컴을 기종에 관계없이 통일 규격에 의해 쉽게 사용할 수 있는 90년대에 요구되는 새로운 컴퓨터를 탄생시키기 위한 계획이다. TRON 프로젝트는 크게 5가지의 보조 프로젝트로 그중 4개는 여러 응용에 적합한 운영 체제의 개발을 위한 것이고 나머지는 이러한 운영 체제가 효과적으로 동작할 수 있는 마이크로 프로세서의 개발을 위한 것이다. 본고에서는 TRON 프로젝트중 마이크로 프로세서의 개발 계획에 관하여 소개한다.