• 한국정보통신학회논문지
• /
• 제13권5호
• /
• pp.1030-1037
• /
• 2009

현재 SAW 센서는 많은 발전을 해왔고 온도나 압력용 SAW 센서를 저전력, 고속 신호 처리로 하기 위해서는 TDS(Time Domain Sampling) 방식을 이용한 리더기 플랫폼이 필요하다. 이러한 리더기를 제작하기 위해서는 SAW 센서의 표준 응답신호와의 변화된 응답시간과의 짧은 시간차를 측정하기 위해 고속의 타이머가 필요하게 된다. 여기서 제안하는 플랫폼은 SAW 센서에 신호를 받아서 비교기로 아날로그 신호를 디지털 신호로 전환하여 그 전환된 신호를 타이머 모듈에서 읽어 들여 신호들의 시간차를 측정하여 표시하여 나노초(Nano Second) 단위의 시간을 측정하는 방법을 제안 하고자 한다.

• 한국정보통신학회논문지
• /
• 제13권8호
• /
• pp.1491-1496
• /
• 2009

본 논문에서는 비상 디젤 엔진 발전기 제어 및 모니터링을 위해 제안된 디지털 기반의 입/출력 인터페이스 회로를 소매한다. 비상 발전기의 동작 상태를 모니터링 하고 제어하기 위해 제어 및 감시 회로는 5개의 아날로그 입력 채널과 2개의 픽업(Pick-up)코일 계측 회로, 브로컨 와이어(Broken Wire) 감지 기능을 가지는 10개의 디지털 입력 채널 및 7개의 릴레이 제어 신호 출력 채널이 요구된다. 본 연구에서는 아날로그 입력 단에 간단한 필터 회로와 포토커플러, 비교기 회로를 이용하여 입력 신호에 대한 신호처리를 수행하였으며, 중요한 릴레이 출력 신호들은 이중으로 단속될 수 있도록 설계하여 오동작을 철저히 방지하였다. 그리고 픽업코일 신호를 디지털 처리하는 회로를 적용하여 속도 신호 입력의 정확성을 향상 시켰다.

• 한국우주과학회:학술대회논문집(한국우주과학회보)
• /
• 한국우주과학회 2010년도 한국우주과학회보 제19권1호
• /
• pp.25.2-25.2
• /
• 2010

MIRIS는 과학기술위성 3호의 주 탑제체로 우주 및 지구의 적외선 관측을 위한 두 개의 카메라 시스템을 가지고 있으며 이를 위한 적외선 검출용 이미지 센서가 각각 장착되어 있다. 이미지 센서를 통해 검출된 이미지 데이터를 읽기 위해 고속의 데이터 처리가 요구되어 FPGA 구성방식으로 전용 제어기를 구성하였다. 우주 및 지구의 적외선 관측용 이미지 센서는 구성 및 동작방법이 달라 요구기능을 만족하는 각각의 전용 이미지 센서 제어기를 개발했다. FPGA를 이용한 이미지 센서 제어기에는 검출된 이미지를 읽기위한 센서 제어 신호발생기, 아날로그 이미지 신호를 디지털 정보로 변환하는 ADC 제어용 신호 발생기, ADC의 출력 신호를 고속의 직렬 통신선로로 출력 하는 기능 외에 동작 모드 및 동작 상태 입력용 DSP 인터페이스, 고속의 직렬 통신 선로에 MIRIS 상태정보 삽입 기능, 제어기의 기능을 원격지에서 확인 할 수 있는 이미지 패턴 생성기능 등을 가지고 있다. 특히, 이미지를 읽기 위한 동작 시에만 클록 주파수를 인가하는 방법으로 FPGA 내부 회로를 구성하여 전류의 소모량을 최소화 하였다.

• The Journal of the Acoustical Society of Korea
• /
• 제12권1E호
• /
• pp.39-47
• /
• 1993

2-Dimension IIR 디지털 필터를 시스토릭 어레이 구조로 실현하는 방법을 보였다. 시스토릭 어레이는 1-D IIR 디지털 필터로 부분 실현한 후 종속연결하여 구현하였다. 부분 실현한 시스토릭 어레이의 종속 연결은 신호 지연에 사용되는 요소를 감소 시킨다. 여기서 1-D 시스토릭 어레이는 local communication 접근에 의해 DG를 설계한후 SFG로의 사상을 통해 유도하였다. 유도된 구조는 매우 간단하며, 입력 샘플이 공급되어지면 매 샘플링 기간마다 새로운 출력을 얻는 매우 높은 데이터 처리율을 갖는다. 2-Dimension IIR 디지털 필터를 시스토릭 어레이로 실현함으로써 규칙적이고, modularity, local interconnection, 높은 농기형 다중처리의 특징을 갖기 때문에 VLSI 실현에 매우 적합하다. 또한 PE셀의 승산기 설계에서는 modified Booth's 알고리즘과 Ling's 알고리즘에 기초를 두고 고도의 병렬처리를 행할수 있도록 설계하였다.

• 한국산학기술학회논문지
• /
• 제20권6호
• /
• pp.342-349
• /
• 2019

802.16e에 기반한 OFDMA 물리층 분석을 위한 분석 장비 개발에 있어, 하드웨어 구성 및 신호 특성 분석 알고리즘에 관한 방법론에 대해 기술하고 구현결과를 분석한다. 최근 디지털 통신 신호의 발달과 함께 이를 분석하는 계측기의 신호분석에 대한 수요도 빠르게 증가하고 있다. 신호분석에 대한 수요의 급속한 증가에 따라 광대역 디지털 신호처리 모듈을 이용한 광대역통신 신호 특성 분석이 가능한 신호분석 장비를 개발하는 것이 필요하다. 본 논문에서는 광대역통신 신호 특성 분석이 가능한 장비를 고안하기 위하여 첫째, OFDMA의 기본이론을 학습하고, 둘째 OFDMA 송/수신기 구조를 검토하였으며 셋째, 광대역 디지타이져를 구현하였다. 광대역 통신기법 중 OFDMA에 기반한 Wimax 신호분석 알고리즘을 설계하여 I, Q신호를 통한 Wimax 물리층 분석 SW구현을 제안하였다. IF다운 컨버터는 스펙트럼 분석기의 수신 모듈 및 LO발생 모듈을 이용하였으며, I, Q 데이터에 의한 WiMAX 신호분석 알고리즘을 통해 정량적 분석결과를 도출 하였다.

• 한국통신학회논문지
• /
• 제29권5C호
• /
• pp.726-736
• /
• 2004

본 논문에서는 타원곡선 암호 시스템을 위한 스칼라 곱셈기를 유한체 GF(2$^{l63}$)상에서 구현하였다. 스칼라 곱셈기는 stand basis를 기반으로 비트-시리얼 곱셈기와 나눗셈기로 구성되어 있으며 이 가운데 가장 많은 시간을 필요로 하는 나눗셈의 효율적인 연산을 위해 확장 유클리드 알고리즘 기반의 새로운 나눗셈 알고리즘을 제안하였다. 기존의 나눗셈기들이 가변적인 데이터 종속성으로 인해 제어 모듈이 복잡해지며 처리 속도가 느린 것에 비해 새로이 제안하는 나눗셈 알고리즘은 입력신호의 크기에 독접 적인 2-bit의 제어 신호만을 필요로 하기 때문에 기존의 나눗셈기에 비하여 하드웨어 사이즈 및 처리 속도면에서 유리하다. 또한 제안하는 나눗셈기의 연산 모듈은 규칙적인 구조를 가지고 있어 입력 신호의 크기에 따라 확장이 용이하다. 새로운 스칼라 곱셈기는 삼성전자 0.18 um CMOS 공정으로 합성하였을 경우 60,000게이트의 하드웨어 사이즈를 가지며 최대 250MHz까지 동작이 가능하다. 이 때 데이터 처리속도는 148kbps로 163-bit 프레임당 1.1㎳ 걸린다. 이러한 성능은 디지털 서명, 암호화 및 복호화 그리고 키 교환 등에 효율적으로 사용될 수 있을 것으로 여겨진다.다.

• 융합신호처리학회논문지
• /
• 제2권3호
• /
• pp.86-92
• /
• 2001

미소 단위로 이동하는 물체의 이동 거리를 측정하기 위한 정밀 측정기기, 반도체 제조 장치, 공작기계 등의 위치 제어는 매우 중요한 요건이며, 이러한 장치들의 이동거리 측정에 대한 정확도는 전체 시스템의 성능을 좌우하게 된다. 따라서 정밀기기에서 이동 거리를 고정밀도로 측정할 수 있는 센싱 디바이스가 요구되며, 여기에는 레이저 간섭계의 분해능에 준하는 분해능을 갖고, 경제성 및 디지털 인터페이스에 대한 장점을 갖는 광학식 엔코더가 사용될 수 있다. 본 논문에서는 이동 거리를 측정하기 위해 회절 원리를 기초로한 고분해능 및 디지털 인터페이스가 용이한 간섭계형 리니어 스케일을 실험적으로 구성하였다. 그리고 이 리니어 스케일에서 발생된 간섭 신호는 제작된 광 검출기와 신호처리 회로를 통해 디지털화하였다. 그 결과 실험적으로 구성된 간섭계형 리니어 스케일은 스케일의 이동에 대하여 어떠한 분주 회로도 추가하지 않고, 단지 쉬운 광학적 구성으로 0.5$\mu\textrm{m}$의 분해능을 얻었다.

• 한국마린엔지니어링학회:학술대회논문집
• /
• 한국마린엔지니어링학회 2011년도 후기공동학술대회 논문집
• /
• pp.67-67
• /
• 2011

본 논문에서는 접지시스템의 성능을 평가하기 위한 광대역 접지임피던스 분석기에 대하여 기술하였다. 시제작 측정기는 65 Hz~1.28 MHz의 신호발생부와 이득 20 dB, 출력 임피던스가 $0.1{\Omega}$인 전류 증폭부, 전압 및 전류 측정부, 신호처리부, 표시부로 구성된다. 또한, 외부 노이즈로 인한 측정의 오차를 줄이기 위하여 디지털 대역통과 필터를 적용하였다.

• 전자통신동향분석
• /
• 제9권1호
• /
• pp.75-80
• /
• 1994

신경회로망을 아날로그 VLSI로 구현하는 것은 디지털 구현방법에 비하여 집적도와 신호처리 속도의 장점이 있는 반면에 아날로그 신호의 저장 방법, 시냅스를 구현한 곱셈기의 비선형성, 동작영역, zero offset, noise, gain의 변동등의 문제가 존재한다. 여기서는, 이러한 문제들이 신경회로망을 구현한 아날로그 회로에서 어떤 형태로 나타나는지 알아보았다. 위와 같은 비이상적 요인들이 신경회로망의 성능에 미치는 영향이 파악되면 보다 더 신뢰성을 갖는 신경회로망 chip을 설계/제작할 수 있을 것이다.

• 방송공학회논문지
• /
• 제11권2호
• /
• pp.229-241
• /
• 2006

본 논문에서는 ATSC 지상파 디지털 TV 방송방식을 사용하는 등화형 디지털 동일채널 중계기(Equalization Digital On-Channel Repeater: EDOCR)에서의 신호처리 시간지연을 최소화하기 위한 변조 및 전치등화 방법을 제안하고, 그 성능을 다양한 각도에서 분석한다. 제안된 변조 방법은 VSB 펄스성형필터로 기존의 SRRC (Square Root Raised Cosine) 필터 대신 ER (Equi-Ripple) 필터를 사용한다. 그리고, 제안된 전치등화 방법은 기준신호인 기저대역 신호와 복조된 중계기 출력신호를 이용하여 전치등화 필터계수를 계산하고, ER 필터계수와 컨볼루션하여 새로운 펄스성형 필터를 생성한다. 새롭게 생성된 VSB 펄스성형 필터는 전치 탭 수를 조절함으로써 시간지연이 최소화되고, ER 필터 및 마스크 필터에 의해 야기된 선형 왜곡을 보상한다.