• Proceedings of the International Union of Geodesy And Geophysics Korea Journal of Geophysical Research Conference
• /
• 2003.05a
• /
• pp.13-13
• /
• 2003

오로라는 태양풍과 지구자기장의 상호작용에 의해 지구의 상층대기에서 일어나는 대규모의 방전현상이다. 방전을 일으키는 전자들은 상층대기의 원자나 분자들과 충돌하여 이들을 들뜨게 하거나 이온화시킨다. 이렇게 들뜬 분자나 원자는 가시광선, 자외선 및 적외선영역의 빛을 방출한다. 오로라의 운동은 빛을 방출하는 상층대기의 운동에 의해서가 아니라 이를 야기하는 하강전자의 충격지점이 변하기 때문이다. 이것은 마치 극지방 상층대기가 TV의 브라운관과 같은 구실을 하고 오로라는 브라운관 안쪽의 형광막에 전자가 부딪쳐 빛을 내는 것과 유사한 현상이다. 따라서 오로라의 운동으로부터 지구주변의 전기장과 자기장의 변화를 알아낼 수 있다. 오로라는 화려한 빛을 발산할 뿐만 아니라 오로라타원체를 따라 강력한 전류가 발생되므로 상층대기 및 지상에 그 효과가 감지된다. 이로 인하여 지상 및 우주공간에 설치된 인류의 최첨단기기의 성능과 수명에 영향을 미쳐 사회.경제적으로 다양한 손실을 야기한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.02a
• /
• pp.444-444
• /
• 2010

최근 복잡한 고진공 시스템에서 수행되는 플라즈마 공정을 대신하여 진공 시스템 없이 대기압 플라즈마를 이용한 보다 경제적이고 신속하게 공정을 수행하는 연구가 활발히 진행 중이다. 이러한 대기압 플라즈마의 높은 응용성을 이용한 에칭과 증착 등의 기술은 플라즈마의 물리적 접근 없이 세계적으로 몇몇 선도 연구그룹에서 시도되고 있다. 본 연구팀에서는 대기 중에서 He, Ar, $N_2$, $O_2$, Air 등의 여러 종류의 기체에서 방전하여 미세가공이 가능한 $500\;{\mu}m$ 이하의 마이크로 제트를 개발하였다. 입력전압, 기체유량, 노즐의 구조와 크기 등의 여러 운전변수의 조절을 통해 폴리머 기판위에서 방전되는 마이크로 플라즈마 제트의 안정된 방전조건을 찾았고, 전압-전류 특성곡선(V-I characteristics), 광방출분광법(OES), 시간분해 이미지 촬영법(ICCD), 기체온도 측정법 등을 이용하여 발생된 플라즈마의 물리적인 특성을 분석하였다. 발생된 플라즈마를 이용해 처리된 폴리머 기판의 물성변화를 AFM을 통해 관찰하여 짧은 플라즈마 처리시간에도 효과적인 표면개질의 변화를 확인하였다. 마지막으로 본 기술을 이용한 대기압 마이크로 공정의 응용기술 및 가능성을 연구하였다.

• Journal of IKEEE
• /
• v.12 no.4
• /
• pp.211-216
• /
• 2008

This paper proposes an 8${\times}$8 bit parallel multiplier using MOS current-mode logic (MCML) circuit for low power consumption. The proposed circuit has a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to PMOS transistor to minimize the leakage current. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. The designed multiplier is achieved to reduce the power consumption by 10.5% and the power-delay-product by 11.6% compared with the conventional MOS current-model logic circuit. This circuit is designed with Samsung 0.35 ${\mu}m$ standard CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• The KIPS Transactions:PartA
• /
• v.15A no.2
• /
• pp.69-74
• /
• 2008

This paper proposes a structure of low-power MOS current-mode logic circuit with sleep-transistor to reduce the leakage current. The sleep-transistor is used to high-threshold voltage transistor to minimize the leakage current. The $16\;{\times}\;16$ bit parallel multiplier is designed by the proposed circuit structure. Comparing with the conventional MOS current-model logic circuit, the circuit achieves the reduction of the power consumption in sleep mode by 1/50. This circuit is designed with Samsung $0.35\;{\mu}m$ CMOS process. The validity and effectiveness are verified through the HSPICE simulation.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.568-568
• /
• 2013

현재 태양전지 도핑 공정은 퍼니스와 레이저 도핑공정이 주요공정으로 사용되고 있다. 퍼니스 도핑 공정은 POCl3 가스를 도펀트로 사용하여 확산 공정으로 진행한다. 퍼니스 도핑공정은 고가의 장비와 유독 가스사용으로 인한 처리 문제, 웨이퍼의 국부적인 부분에 고농도 도핑을 하는데는 제한적이다. 레이저를 사용한 선택적 도핑의 경우 고가의 레이저장비가 요구되어진다. 본 연구는 기존 도핑공정 문제점을 보완한 저가이면서 새로운 구조의 대기압 플라즈마 제트를 개발하였고, 이를 통한 인산을 사용하여 선택적 도핑에 관한 연구를 하였다. 대기압 플라즈마 제트는 Ar 가스를 주입하여 저주파(1 kHz~100 kHz) 전원을 인가하여 플라즈마를 발생시키는 구조로 제작하였다. 웨이퍼는 태양전지용 P-type shallow 도핑된(120 Ohm/square) 웨이퍼를 사용하였고, 도펀트는 스핀코터를 사용하여 도포를 하였다. 인산의 농도는 10%, 50%, 85%를 사용하였다. 플라즈마 발생 전류는 70 mA, 120 mA에서 실험을 하였다. 대기압 플라즈마 처리시간은 30 s, 90 s, 150 s 처리하여 도핑공정을 진행하였고, 도핑 프로파일은 SIMS (Secondary Ion Mass Spectroscopy)측정을 통하여 분석을 진행하였다. 도펀트의 농도와 전류가 높아짐에 따라서, 도핑 처리시간이 길어짐에 따라서 도핑 깊이가 깊어짐을 확인하였다. 도핑 프로파일을 분석하여 Effective carrier lifetime을 얻었으며, 도펀트 농도가 증가하거나 도핑 처리시간이 길어짐에 따라서 Effective carrier lifetime 낮아짐을 확인하였다.

• Journal of the Korean Vacuum Society
• /
• v.21 no.6
• /
• pp.301-311
• /
• 2012

Discharge property of plasma jet devices is investigated for the application to the doping processes of crystalline solar cells and others. Current-voltage characteristics are shown as the typical normal-glow discharge in the various gas pressure of plasma jets, such as in the atmospheric plasma jets of Ar-discharge, in the ambient pressure of atmospheric discharge, and in the ambient Ar-pressure of Ar-discharge. The discharge voltage of atmospheric plasma jet is required as low as about 2.5 kV while the operation voltage of low pressure below 200 Torr is low as about 1 kV in the discharge of atmospheric and Ar plasma jets. With a single channel plasma jet, the irradiated plasma current on the doped silicon wafer is obtained high as the range of 10~50 mA. The temperature increasement of wafer is normally about $200^{\circ}C$. In the result of silicon wafers doped by phosphoric acid with irradiating the plasma jets, the doping profiles of phosphorus atoms shows the possibility of plasma jet doping on solar cells.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.331.1-331.1
• /
• 2016

내부지름이 2.0 mm 이하인 PTFE와 PE 튜브에 진공장치를 이용하여 튜브 내부의 압력을 감압하여 진공상태를 형성하였다. 진공기밀 후에 반응성 가스를 인입하여 튜브 외부에 장착된 전극을 통하여 고전압의 AC 전압을 인가하여 튜브 내부에 선택적으로 유전체 장벽 방전을 유도하였다. 본 연구에서는 유전율이 3.0 이하로 낮은 PTFE와 PE 튜브에 유전체 장벽방전이 유도될 때 나타나는 전압과 전류의 파형을 분석하여 방전의 개시와 방전의 형태를 조사하였다. 주파수 40 kHz인 AC 전원(PEII, Advanced Energy)과 Loadmatch 모듈을 이용하여 4 kV 이하의 전압을 인가하여 플라즈마 방전 유도하였다. 튜브에 인가고전압 프로브와 전류 프로브를 이용하여 오실로스코프를 I-V 분석을 실시하였고, 실험 결과 대기압 방전에서 유도되는 유전체 장벽방전의 I-V 특성과 달리 방전의 형태가 유전체장벽방전과 글로우방전이 혼합된 형태로 나타났다. 또한 유전체 장벽방전을 통해 튜브 내부에 형성되는 플라즈마에 대한 분석으로 OES 광분석을 실시하여, 방전 시간과 전압 변화에 따른 고분자 표면으로부터 방출되는 활성종에 대한 분석을 실시하였다.

• KOREAN JOURNAL OF CROP SCIENCE
• /
• v.30 no.1
• /
• pp.26-32
• /
• 1985

Ten recommended rice varieties were cultivated in paddy area affected by air-pollutants and in normal area to select varieties adaptable to air-pollution environment. Rice plants grown in pollution site showed higher contents of total sulfur and fluorine in leaf through the whole growing period compared with those in non-pollution site, and rice leaves destroyed by air-pollutants were found only in pollution site. Rice grain yield and four yield components of ten rice varieties grown in pollution site were lower than those in normal area. Five rice varieties among ten were selected as adaptable to air-pollution environment, based on their yielding potential in pollution site and grain yield ratio between two sites. Rice varieties adaptable to pollution showed little variation of percent ripened grains and number of panicles per hill between two sites. Chlorophyll content in flag leaf of rice plants grown in pollution area was lower than in non-pollution area. No relationship was found between grain yield ratio (pollution/non-pollution site) of ten varieties and total sulfur content ratio, fluorine content ratio, chlorophyll content ratio between two sites, and percent destroyed leaf in pollution site, respectively. This result suggest that varietal adaptability to air-pollution environment is not related with the amount of pollutants absorbed, but with the degree of response to pollutants.

• Annual Conference of KIPS
• /
• 2011.04a
• /
• pp.160-162
• /
• 2011

본 논문에서는 Zigbee 통신을 이용하여 대기전력을 차단함 함으로써 전력 소비를 줄이기 위한 스마트 오피스 시스템의 설계 및 구현에 관하여 기술한다. 구현된 시스템은 Server를 통하여 각 Client의 전류에 대한 통제를 가능하게 하며, 전력 사용 상황과 전력량 정보를 통해 사용자에게 고지함으로써 기존의 전자기기의 대기전력의 소비를 줄일 수 있다. 또한 외부 장치에서 Server로의 접근을 통해 제어할 수 있도록 하여 공간적인 문제도 고려하였다. 실험 결과를 통해 시스템을 이용함으로써 대기전력 소비가 종전보다 작아짐을 확인 할 수 있었다. Server는 ARM과 C#, Client는 ATmega와 C를 이용하여 구현하였다.

• Journal of IKEEE
• /
• v.8 no.1 s.14
• /
• pp.12-21
• /
• 2004

Error control is one of major concerns in many electronic systems. Experience shows that most malfunctions during system operation are caused by transient faults, which often mean abnormal signal delays that may result in violations of circuit element timing constraints. This paper presents a novel CMOS-based concurrent timing error detector that makes a flip-flop to sense and then signal whether its data has been potentially corrupted or not by a setup or hold timing violation. Designed circuit performs a quiescent supply current evaluation to determine timing violation from the input changes in relation to a clock edge. If the input is too close to the clock time, the resulting switching transient current in the detection circuit exceeds a reference threshold at the instant of the clock transition and an error is flagged. The circuit is designed with a $0.25{\mu}m$ standard CMOS technology at a 2.5 V supply voltage. The validity and effectiveness are verified through the HSPICE simulation. The simulation results in this paper shows that designed circuit can be used to detect setup and hold time violations effectively in clocked circuit element.