• 한국광학회지
• /
• 제33권6호
• /
• pp.252-259
• /
• 2022

투과 매트릭스 방법을 이용하여 다중모드 광섬유 출력단에서 빛의 세기 분포를 제어하는 연구를 수행하였다. 공간 빛 변조기를 이용하여 원형으로 배치된 Hadamard 고유모드 위상분포를 실험적으로 구현하고, 네 가지 위상 값 변조 방법을 통하여 다중모드 광섬유의 투과 매트릭스를 실험적으로 도출하였다. 도출한 투과 매트릭스를 기반으로 광섬유에 입사하는 빛에 공간적인 위상 분포를 사전에 적용함으로써 광섬유 출력단의 원하는 위치에 빛을 집속하고자 하였다. 다중모드 광섬유 출력단 코어의 특정 위치에서 주변 배경 신호 대비 최대 359.6배 큰 세기로 빛을 집속할 수 있었으며 다중모드 광섬유 코어 영역 전반에 걸쳐 평균적으로 104.6배 향상된 값으로 빛을 집속할 수 있었다.

• 한국정보통신학회논문지
• /
• 제20권11호
• /
• pp.2093-2099
• /
• 2016

PRESENT, ARIA, AES의 3가지 블록 암호 알고리듬을 지원하는 다중 암호 프로세서 설계에 대해 기술한다. 설계된 암호 칩은 PRmo (PRESENT with mode of operation), AR_AS (ARIA_AES) 그리고 AES-16b 코어로 구성된다. 64-비트 블록암호 PRESENT를 구현하는 PRmo 코어는 80-비트, 128-비트 키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원한다. 128-비트, 256-비트 키 길이를 지원하는 AR_AS 코어는 128-비트 블록암호 ARIA와 AES를 자원공유 기법을 적용하여 단일 데이터 패스로 통합 구현되었다. 128-비트 키 길이를 지원하는 AES-16b 코어는 저면적 구현을 위해 16-비트의 데이터패스로 설계되었다. 각 암호 코어는 on-the-fly 키 스케줄러를 포함하고 있으며, 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. FPGA 검증을 통해 설계된 다중 블록 암호 프로세서의 정상 동작을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 54,500 GEs (gate equivalents)로 구현이 되었으며, 55 MHz의 클록 주파수로 동작 가능하다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
• /
• pp.131-135
• /
• 2000

본 논문에서는 고성능 고정 소수점 DSP (Digital Signal Processor) 코어인 Vincent6 코어 [1]를 이용하여 ITU-T C.728 음성 부호화기를 실시간으로 구현하였다 G.728 은 16 kb/s전송률의 ITU-T표준 음성 부호화기이며, 입력신호는 8 kHz로 샘플링되며 샘플 당 16 bit 로 양자화된 PCM 신호이다. G.728 은 LD-CELP(Low Delay Code Excited Linear Prediction)라고도 하며, 알고리 듬 delay는 0.625ms 이다. Vincent6 DSP core 는 VLIW (Very-Long Instruction Word) 특성을 가지므로 다중 명령 (multiple instruction)을 수행할 수 있다 이를 위해서 G.728 annex G를 이용하여 고정 소숫점 연산으로 코드를 작성한 후, 이를 vincent6 어셈블리 코드로 구현하였다. 최종적으로 구현된 코드는 ITU-T 의 test vector 에 대 해 bit exact 한 결과를 보이며 34 MCPS (Million Cycles Per Second)의 계산량을 가지며 사용 메모리크기는 데이터 메모리가 약 9KByte, 프로그램 메모리가 약 57 KByte 이다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2009년도 춘계학술발표대회
• /
• pp.688-691
• /
• 2009

항공기에는 각각의 임무에 맞게 설계된 많은 종류의 임무컴퓨터(Mission Computer)가 존재한다. 여러 센서(Sensor)에서 전송되는 신호를 처리하는 기존의 단일코어 기반 임무컴퓨터는 항공기의 성능 향상에 따른 임무 요구도의 증대와 전장 환경의 변화에 따라 기내 데이터의 양이 급격히 증가하여 정보통신의 실시간성에 한계를 보인다. 본 논문에서는 실시간 운영체제인 VxWorks를 통해서 다중채널 ARINC-429 통신모듈을 실시간으로 제어하는 멀티코어 SBC(Single Board Computer) 테스트베드(Test-Bed)를 제시한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (C)
• /
• pp.43-45
• /
• 2003

EJB(Enterprise JavaBeans)는 Sun사에서 추진하는 분산 트랜잭션 기반의 엔터프라이즈 어플리케이션을 위한 컴포넌트 컴퓨팅 아키텍처이다. 또한 J2EE 표준 플랫폼에서 서버 측 컴포넌트를 위한 아키텍처로써, 다중플랫폼 또는 다중 서버에 이식 가능한 비즈니스 로직을 표현하는 코어 기술이다. 본 논문에서는 이러한 EJB 아키텍처에 따라 구현된 EJB 서버 시스템을 클러스터링 환경으로 확장하여 고가용성 및 확장성을 얻고자 할 때 고려해야 할 사항들과 시스템 구현에 따른 구체적인 설계 방안을 제시한다.

• 한국정보과학회논문지:정보통신
• /
• 제30권3호
• /
• pp.329-342
• /
• 2003

기존의 애드-혹 네트워크를 위한 멀티캐스트 프로토콜들에서는 송신원 수가 많은 경우의 프로토콜 효율성을 고려하지 않아, 송신원 수가 많아지는 경우 프로토콜 오버헤드가 지나치게 커지거나, 데이타 전달율이 저하되는 결과를 가져올 수 있다. 이에 본 논문에서는 멀티캐스트 그룹의 송신원 수에 대한 확장성을 고려한 애드-혹 네트워크를 위한 멀티캐스트 라우팅 프로토콜을 제안한다. 제안하는 프로토콜은 송신원 중 일정 비율을 코어 송신원으로 선택하고, 선출된 코어 송신원을 루트로 하여 각 코어 송신원으로부터 멀티캐스트 그룹의 모든 수신원에 이르는 코어 송신원별 트리를 구성한다. 이렇게 구성된 코어 송신원별 트리의 합집합으로 데이타 전달 메쉬를 형성하고, 일반 송신원들은 가장 가까운 곳에 위치한 코어 송신원을 선택하여 해당 코어 송신원을 통해 데이타 패킷을 전송하게 된다 제안하는 프로토콜이 효율적으로 동작하기 위해서는 적절한 수의 코어 송신원을 선출하는 것이 중요하다. 너무 많은 수의 코어 송신원을 선출하게 되면, 데이타 전달 경로를 유지하기 위해 코어 송신원이 주기적으로 플러딩하는 제어 메시지 오버헤드나 불필요한 중복 데이타 패킷 오버헤드가 과다하게 된다. 반면에 너무 적은 수의 코어 송신원은 호스트의 이동성에 대해서 안정적인 경로를 제공하지 못하고 전달 트리 상에 과부하가 발생할 수 있어 데이타 전달율을 저하시키는 결과를 가져온다. 제안하는 프로토콜은 코어 송신원이 주기적으로 플러딩하는 제어 메시지를 통해 데이타 전달 메쉬를 최적으로 재구성하고, 주기적인 최적 재구성 기간 사이에는 지속적인 메쉬의 연결 유지를 위해 국부적 메쉬 재구성을 수행한다. 시뮬레이션을 통하여 기존에 제안된 프로토콜들과 성능을 비교한 결과, 제안하는 프로토콜이 멀티캐스트 그룹의 송신원 수가 많은 경우에 데이터 전달율 및 오버헤드 측면에서 보다 효율적인 멀티캐스트 통신을 제공함을 알 수 있었다.화에 따른 이방성 에너지를 계산하였으며, 150 K에서 124.01 erg/$cm^3$로 최대값을 갖음을 알 수 있었다.다.었다.었다.다.었다.시료는 황산염 환원반응을 거쳐 $10{\textperthousand}$이상의 높은 ${\delta}^{34}S$ 값을 보이고, $7{\textperthousand}$ 내외의 ${\delta}^{34}S$ 값을 보이는 지하수는 황철석과 대기기원 외에도 인위적 오염에 의한 황 성분의 유입 가능성을 배제할 수 없다.해지는 것을 방지 할 수 있었다. 5. 주관적 감각으로 온냉감, 습윤감, 쾌적감, 피로감을 측정하였는데 유공안전모 착용시가 무공안전모 착용시보다 더 낮은 주관적 감각 수치를 나타내어 착용감이 더 좋았음을 알 수 있었다. 또한 근력측정에서 무공안전모 착용시가 유공안전모 착용시 보다 평가 수치 가 낮게 나타나 더 피로한 것을 알수 있다. 이상의 결과에서 통기를 목적으로 구멍을 뚫어놓은 유공작업안전모가 심부온, 피부온, 혈압, 심박수, 발한량, 모자내 기후 등의 인체생리반응을 고려해 볼 때 더 바람직한 작업 안전모 형태라는 것을 알 수 있었다. 종래의 작업과 관련한 피복연구에서 작업복, 장갑, 신발에 대하여는 생리학적 연구가 이루어졌으나, 안전모에 관한 연구에서는 생리학적인 부분을 고려하지 않고 단지 안전 보호측면에서의 연구가 이루어졌을 뿐이었다. 따라서 서열환경하에서 머리부분의 쾌적성을 고려한 다양한 작업 안전모에 대한 계속적인 연구와 개발이 이루어진다면 물리적 측면에서 작업 안전을 만족시킬 뿐만 아니라 생리적 측면에서 체열 평형을 도모하여 작업 능률의 향상을 가져올 것이다.나타났다(p<0.01). 남성들은 여성에 비해 소주를, 여성들은 남성에 비해 맥주를 즐겨 마셨으며 (p<0.001), 21~30세에서는 소주보다 맥주를,

• 한국지반환경공학회 논문집
• /
• 제9권7호
• /
• pp.53-60
• /
• 2008

본 연구의 목적은 MASW를 이용하여 산정한 사력댐 코어죤의 전단파속도 산정결과를 사례 분석하고, 그 결과를 기존 경험적 제안식과 비교하여 차이점을 파악하는데 있다. 또한, MASW 결과로부터 산정될 수 있는 코어죤의 깊이별 전단파속도 분포 범위를 제시하여 동적해석에 필요한 코어죤의 최대전단탄성계수 산정을 위한 기초자료를 제공하는데 있다. 사례분석 및 기존제안식과의 비교 결과, 댐 동적해석을 위해 MASW를 이용하여 코어죤의 전단파속도를 산정하는 경우, 심도 10m 이상에서는 거의 Sawada와 Takahashi의 제안식에 비해 작은 값을 산정하게 됨을 확인하였고, 현장여건에 의하거나 예비해석단계에서 MASW에 의한 탐사가 불가한 경우에는 Sawada와 Takahashi의 제안식 중 하한값에 대한 제안식을 사용하는 것이 보다 합리적임을 제안한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2010년도 한국컴퓨터종합학술대회논문집 Vol.37 No.2(A)
• /
• pp.157-158
• /
• 2010

• 한국항공우주학회지
• /
• 제46권6호
• /
• pp.503-512
• /
• 2018

SAR(Synthetic Aperture Radar)는 레이더를 이용하여 얻은 신호를 처리해 영상을 획득하는 기술로서, SAR 영상의 활용도와 고해상도 영상에 대한 요구가 증가하고 있는 상황이다. 따라서 본 연구에서는 고해상도 영상 데이터의 고속 처리를 위해 SAR 영상처리 알고리즘을 다중코어 기반의 컴퓨터 구조에서 최적의 성능을 낼 수 있도록 구현하기 위한 연구를 수행했다. 고해상도 영상에 따른 방대한 양의 입출력에 의한 성능 저하를 개선시키기 위해 메모리를 최대한 활용하는 성능 최적화 기법을 적용하고 OpenMP의 동적 스케쥴링 기법과 중첩 병렬성(nested parallelism)을 사용해 코드의 병렬화 비율을 높였다. 그 결과 전체 계산시간을 줄일 뿐만 아니라 병렬 성능의 최대 한계치를 크게 높일 수 있었으며, 제안된 기법을 10개 코어를 가진 다중코어 시스템에 적용한 결과 기존 대비 8배 이상의 성능 향상이 있었다. 본 연구 결과는 대용량 메모리를 가진 다중코어 시스템을 대상으로 하는 고해상도 SAR 영상처리 소프트웨어 개발에 효과적으로 활용될 수 있을 것으로 기대된다.

• 대한전자공학회논문지SD
• /
• 제43권6호
• /
• pp.9-17
• /
• 2006

SoC(System-On-Chip) 시스템에서 초 저전력 시스템을 구현하기 위한 dynamic voltage and frequency scaling (DVFS)알고리즘에 사용될 시스템 버스의 다중 코어 전압 레벨을 생성해주는 새로운 다계층(multi-level) 코어 전압용 high-speed level up/down Shifter 회로를 제안한다. 이 회로는 내부 회로군과 외부 회로군 사이에서 서로 다른 전압레벨을 조정 접속하는 I/O용 level up/down shifter interface 회로로도 동시에 사용된다. 제안하는 회로는 인터페이스 접속에서 불가피하게 발생하는 속도감쇄와 Duty Ratio 불안정 문제를 최소화하는 장점을 갖고 있다. 본 회로는 500MHz의 입력 주파수에서 $0.6V\sim1.6V$의 다중 코어 전압을 각 IP들에서 사용되는 전압레벨로, 또는 그 반대의 동작으로 서로 Up/Down 하도록 설계하였다 그리고 제안하는 I/O 용 회로의 level up shifter는 500MHz의 입력 주파수에서 내부 코어 용 level up shifter의 출력전압인 1.6V를 I/O 전압인 1.8V, 2.5V, 3.3V로 전압레벨을 상승 하도록 설계하였으며, level down shifter는 반대의 동작으로 1Ghz의 입력 주파수에서 동작하도록 설계하였다. 시뮬레이션 및 결과는 $0.35{\mu}m$ CMOS Process, $0.13{\mu}m$ IBM CMOS Process 와 65nm CMOS model 변수를 이용한 Hspice를 통하여 검증하였다. 또한, 제안하는 회로의 지연시간 및 파워소모 분석과 동작 주파수에 비례한 출력 전압의 Duty ratio 왜곡에 대한 연구도 하였다.