• 제목/요약/키워드: 다중 버퍼 풀

검색결과 3건 처리시간 0.016초

InnoDB 기반 DBMS에서 다중 버퍼 풀 오버헤드 분석 (An Analysis of the Overhead of Multiple Buffer Pool Scheme on InnoDB-based Database Management Systems)

  • 송용주;이민호;엄영익
    • 정보과학회 논문지
    • /
    • 제43권11호
    • /
    • pp.1216-1222
    • /
    • 2016
  • 대규모 웹 서비스의 등장으로 데이터의 규모가 점차 증가하는 추세이다. 이러한 대규모 데이터를 효율적으로 관리하기 위해 MySQL과 MariaDB와 같은 DBMS가 주로 사용되고 있으며, 이들은 데이터 관리를 위한 스토리지 엔진으로 InnoDB를 주로 사용한다. InnoDB는 ACID를 보장할 뿐만 아니라 대규모 데이터 처리에 적합하다는 장점이 있기 때문이다. InnoDB의 경우, I/O 성능 향상을 위해 버퍼 풀을 통해 데이터와 인덱스를 캐싱하며 락 경쟁(lock contention)을 줄이기 위해 다중 버퍼 풀을 지원한다. 그러나 다중 버퍼 풀 기법은 데이터 일관성 오버헤드를 증가시킨다. 본 논문에서는 다중 버퍼 풀 기법의 오버헤드를 분석한다. 실험 결과, 다중 버퍼 풀 기법을 사용함에 따라 락 경쟁이 최대 46.3%까지 완화되었지만 디스크 I/O와 fsync 명령이 증가하면서 DBMS의 처리량이 50.6%까지 떨어지는 현상을 확인하였다.

IPTV 셋톱박스 환경에서 스트리밍 데이터 재생을 위한 전력 소모 감소 기법 (Low Power Consumption Technology for Streaming Data Playback in the IPTV Set-top Box)

  • 고영욱;양준식;김덕환
    • 전자공학회논문지CI
    • /
    • 제47권1호
    • /
    • pp.30-40
    • /
    • 2010
  • IPTV 셋톱박스에서 가장 많이 사용하는 저장장치인 하드디스크는 가격에 비해 저장용량이 크고 입출력 속도가 빠르지만 스핀들 모터의 기계적 동작으로 인해 전력 소모가 많다는 단점이 있다. 셋톱박스에서 스트리밍 데이터를 재생하기 위하여 하드디스크의 스핀들 모터는 최대 전력을 사용하는 활성모드를 계속 유지해야 한다. 본 논문에서는 스트리밍 데이터 재생 시 전력 소모를 감소시키는 오프셋-버퍼링(Offset-Buffering)과 다중모드 스핀-다운(Multi Mode Spin-Down) 기법을 제안한다. 오프셋-버퍼링은 사용자의 시청 패턴을 분석하고 분석된 결과를 통해 버퍼링을 하므로 스핀들 모터의 모드를 대기모드로 길게 유지할 수 있다. 또한 오프셋 버퍼의 크기에 따라 다양한 모드로 스핀-다운을 하여 전력 소모를 줄일 수 있다. 실험 결과 본 논문에서 제안한 오프셋-버퍼링과 다중모드 스핀-다운은 기존의 풀-버퍼링(Full-Buffering)보다 28.3% 전력 소모량을 감소시켰으며, 스핀-업 횟수를 12.5% 줄였다.

시리얼 데이터 통신을 위한 기준 클록이 없는 3.2Gb/s 클록 데이터 복원회로 (A 3.2Gb/s Clock and Data Recovery Circuit without Reference Clock for Serial Data Communication)

  • 김강직;정기상;조성익
    • 전자공학회논문지SC
    • /
    • 제46권2호
    • /
    • pp.72-77
    • /
    • 2009
  • 본 논문은 별도 기준 클록 없이 고속 시리얼 데이터 통신을 위한 3.2Gb/s 클록 데이터 복원(CDR) 회로를 설명한다. CDR회로는 전체적으로 5부분으로 구성되며, 위상검출기(PD)와 주파수 검출기(FD), 다중 위상 전압 제어 발진기(VCO), 전하펌프(CP), 외부 루프필터(LF)로 구성되어 있다. CDR회로는 half-rate bang-bang 타입의 위상 검출기와 입력 pull-in 범위를 늘릴 수 있도록 half-rate 주파수 검출기를 적용하였다. VCO는 4단의 차동 지연단(delay cell)으로 구성되어 있으며 튜닝 범위와 선형성 향상을 위해 rail-to-rail 전류 바이어스단을 적용하였다 각 지연단은 풀 스윙과 듀티의 부정합을 보상할 수 있는 출력 버퍼를 갖고 있다. 구현한 CDR회로는 별도의 기준 클록 없이 넓은 pull-in 범위를 확보할 수 있으며 기준 클록 생성을 위한 부가적인 Phase-Locked Loop를 필요치 않기 때문에 칩의 면적과 전력소비를 효과적으로 줄일 수 있다. 본 CDR 회로는 0.18um 1P6M CMOS 공정을 이용하여 제작하였고 루프 필터를 제외한 전체 칩 면적은 $1{\times}1mm^2$이다. 3.2Gb/s 입력 데이터 율에서 모의실험을 통한 복원된 클록의 pk-pk 지터는 26ps이며 1.8V 전원전압에서 전체 전력소모는 63mW로 나타났다. 동일한 입력 데이터 율에서 테스트를 통한 pk-pk 지터 결과는 55ps였으며 신뢰할 수 있는 입력 데이터율 범위는 약 2.4Gb/s에서 3.4Gb/s로 나타났다.