• 기계와재료
• /
• v.23 no.3
• /
• pp.82-95
• /
• 2011

다결정압연판재는 열가공공정을 거쳐서 생산되므로 공정의 특성을 반영하는 미세조직/집합조직 특성을 가지게 된다. 결정립들은 특정방향으로 배향하고 결정립의 형상과 크기도 변화한다. 이러한 변화는 거시적으로 다결정판재의 이방성으로 귀결이 되는데, 근본적으로 판재를 구성하는 단결정들의 기계적 물성이 각각의 방향별로 이방성을 띄기 때문이다. 본 자료에서는 압연공정시 다결정판재의 수직/평면이방성의 발생원인을 집합조직과 결정소성학을 이용하여 제시하고자 하였다.

• Journal of the Korean Vacuum Society
• /
• v.4 no.1
• /
• pp.18-25
• /
• 1995

건식, 습식, 건식/습식 산화분위기로 성장한 게이트 산화막 위에 AI, 인 도핑된 다결정시리콘, 비정질 실리콘/인 도핑된 다결정 실리콘을 증착하여 제작한 금속-산화물-반도체(metal-oxide-semiconductor:MOS)의 전기적 특성을 순간 절연파괴(TZDB), 정전용량-전압(C-V)과 경시절연파괴(TDDB)로 평가하였다. AI 게이트에서 습식산화막과 건식산화막의 평균 파괴전계는 각각 9.0MV/cm, 7.7MV/cm이였고, 습식산화막의 평균 파괴전계가 8.4MV/cm 이였으며, AI 게이트보다 0.6MV/cm 정도 낮았다. 이것은 다결정 실리콘/습식산화막 계면에서 인(phosphorus) 확산으로 다결정 실리콘의 grain 성장과 산화막의 migration에 의한 roughness 증가에 기인한다. 그러나 다결정 실리콘/건식산화막 계면에서 roughness 증가는 없었다. 다결정 실리콘 게이트에서는 건식/습식 산화막이 건식산화막과 습식산화막보다 평균 파괴전계와 절연파괴전하(QBD)가 높았다. 또한 다결정/비정질 실리콘 게이트에서는 습식산화막의 평균 파괴전계가 8.8MV/cm이였으며, 다결정 실리콘 게이트에서보다 0.4MV/cm 정도 높았다. 다결정/비정질 실리콘 구조는 앞으로 VLSI 적용에 있어서 게이트 전극으로 매우 유용할 것이다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2007.05a
• /
• pp.22.2-22.2
• /
• 2007

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2007.05a
• /
• pp.25.1-25.1
• /
• 2007

• Proceedings of the Computational Structural Engineering Institute Conference
• /
• 2011.04a
• /
• pp.269-272
• /
• 2011

새로운 재료의 개발과 사용 중인 기존재료의 손상을 판단하기 위해서 변형 중 재료 거동을 정확히 파악하는 것이 중요하다. 하지만, 대부분의 공학 재료는 다결정으로 이루어져 결정 상호작용의 규명이 복잡하여 정밀한 분석이 어렵다. 고에너지 X-ray 회절실험법을 이용한 다결정 고체 거동의 측정기법이 발전함에 따라 해석을 통한 실험법의 검증 및 추가 분석 방법에 대해서도 연구가 활발히 진행되고 있다. 본 연구에서는 특정 결정과 주변 결정 간의 결정간 방위차(intergranular misorientation)의 상호작용에 의한 결정 거동 영향을 조사하였다. 결정간 방위차를 정의하고 결정 응력 방향 변화를 단결정 항복면 꼭지점과 방향과 비교함으로써 결정간 방위차의 변화에 대한 결정 응력 변화를 분석하였다. 소성 발생이 증가함에 따라 결정 응력의 방향은 단결정 항복면 꼭지점으로 이동하지만 결정간 방위차에 의해서 응력 분포가 변화함을 정량적으로 확인하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.11a
• /
• pp.70-70
• /
• 2003

금속용액을 이용하여 측면고상결정화 시킨 다결정 실리콘 박막내의 고각입계를 줄이기 위해 서 고온열처리를 실시하였다. SEM과 TEM을 이용하여 다결정 실리콘내의 바늘모양의 결정립의 폭의 증가를 관찰하였고, 결정 립내의 결함이 감소를 관찰하였다. 그리고 결정화된 다결정 실리콘의 표면 거칠기를 AFM이용하여 퍼니스에서 53$0^{\circ}C$에서 25시간 동안 결정화 시킨 시편과 이후 80$0^{\circ}C$에서 40분간 추가 고온 열처리시킨 시편을 비교한 결과 6.09$\AA$에서 4.22$\AA$으로 개선되었음을 확인할 수 있었다. 박막내의 금속에 의한 오염을 줄이기 위해 금속의 농도를 줄인 금속용액을 결정화에 사용하였다. 이때 저농도 금속용액을 사용하여 측면결정화시킨 다결정 실리콘 박막내의 소각입계를 이루는 결정립군의 크기가 고농도 금속용액을 이용하여 측면결정화시킨 경우보다 증가함을 확인 할 수 있었다. 박막트랜지스터를 제작하여 트랜지스터의 전기적특성을 살펴보았다. 전계이동도가 80$0^{\circ}C$ 고온 열처리에 의해서 53$\textrm{cm}^2$/Vsec 에서 95$\textrm{cm}^2$/Vsec 로 상승하였는데 이는 고온열처리에 의해서 측면결정화된 다결정 실리콘내의 트랩 밀도가 2.2$\times$$10^{12}$/$\textrm{cm}^2$ 에서 1.3$\times$$10^{12}$$\textrm{cm}^2$로 감소하였기 때문이다.

• Proceedings of the Korean Society For Composite Materials Conference
• /
• 2004.10a
• /
• pp.19-22
• /
• 2004

A numerical system to extract effective elastic properties of polycrystalline thin-films for MEMS devices is already developed. In this system, the statistical model based on lattice system is used for modeling the microstructure evolution simulation and the key kinetics parameters of given micrograph, grain distributions and deposition process can be extracted by inverse method proposed in the system. In this work, the effective elastic properties of polysilicon, $BaTiO_3\;and\;ZrTiO_4$ are extracted using this system and by employing the fraction of the potential site($f_P$) as a kinetics parameter for the microstructure evolution, the statistical tendency of these materials is studied.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.222-222
• /
• 2010

수평성장 방식을 이용하여 다결정 실리콘 리본을 제조하였으며, 제조된 리본의 미세구조 및 결함을 분석하였다. 기존 잉곳 성장 및 절단 공정을 통해 제조된 실리콘 웨이퍼는 절단 중 실리콘의 손살 때문에 단가를 상승 시킨다. 따라서 실리콘 용탕으로부터 직접 웨이퍼를 제조하는 리본 기술이 활발히 연구되고 있다. 본 연구에서는 수명 성장 법을 이용하여 용융 실리콘으로부터 다결정 실리콘 리본을 제조 하였다. 제조 된 리본의 크기$50{\times}50$ mm였으며 두께는 $375{\pm}50{\mu}m$ 이었다. 또한, 미세구조 분석 결과 결정들의 형상이 불규칙적 이었으며, 바닥에서부터 윗부분까지 한 방향으로 성장되었다. 수직성장된 결정들의 평균 입경은 $50.2{\mu}m$ 이었다. 전위 (dislocations ), 이중(twins), 그리고 기공 (pores) 같은 구조적 결점들과 SiC, 탄소, 그러고 산소와 같은 불순물 결함 등이 관찰 되었다. 본 연구를 통해 제조된 다결정 실리콘 리본은 태양전지용 웨이퍼로 응용 가능 할 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 1999.07a
• /
• pp.66-66
• /
• 1999

최근 들어 다결정 SiGe은 MOS(Metal-Oxide-Semiconductor)에서 기존에 사용되던 다결정 Si 공정과의 호환성 및 여러 장점으로 인하여 다결정 Si 대안으로 많은 연구가 진행되고 있다. 고농도로 도핑된 P type의 다결정 SiGe은 Ge의 함량에 따른 일함수의 조절과 낮은 비저항으로 submicrometer CMOS 공정에서 게이트 전극으로 이용하려는 연구가 진행되고 있으며, 55$0^{\circ}C$ 이하의 낮은 온도에서도 증착이 가능하고, 도펀트의 활성화도가 높아서 TFT(Thin Film Transistor)에서도 유용한 재료로 검토되고 있다. 현재까지 다결정 SiGe의 증착은 MBE, APCVD, RECVD. HV/LPCVD 등 다양한 방법으로 이루어지고 있다. 이중 HV/LPCVD 방법을 이용한 증착은 반도체 공정에서 게이트 전극, 유전체, 금속화 공정 등 다양한 공정에서 사용되고 있는 방법으로 현재 사용되고 있는 반도체 공정과의 호환성의 장점으로 다결정 SiGe 게이트 전극의 증착 공정에 적합하다고 할 수 있다. 본 연구에서는 HV/LPCVD 방법을 이용하여 게이트 전극으로의 활용을 위한 다결정 SiGe의 증착 메카니즘을 분석하고 Ex-situ implantation 후 열처리에 따라 나타나는 활성화 정도를 분석하였다. 도펀트를 첨가하지 않은 다결정 SiGe을 주성엔지니어링의 EUREKA 2000 장비를 이용하여, 1000$\AA$의 열산화막이 덮혀있는 8 in 웨이퍼에 증착하였다. 증착 온도는 55$0^{\circ}C$에서 6$25^{\circ}C$까지 변화를 주었으며, 증착압력은 1mtorr-4mtorr로 유지하였다. 낮은 증착압력으로 인한 증착속도의 감소를 방지하기 위하여 Si source로서 Si2H6를 사용하였으며, Ge의 Source는 수소로 희석된 10% GeH4와 100% GeH4를 사용하였다. 증착된 다결정 SiGe의 Ge 함량은 RBS, XPS로 분석하였으며, 증착된 박막의 두께는 Nanospec과 SEM으로 관찰하였다. 또한 Ge 함량 변화에 따른 morphology 관찰과 변화 관찰을 위하여 AFM, SEM, XRD를 이용하였으며, 이온주입후 열처리 온도에 따른 활성화 정도의 관찰을 위하여 4-point probe와 Hall measurement를 이용하였다. 증착된 다결정 SiGe의 두게를 nanospec과 SEM으로 분석한 결과 Gem이 함량이 적을 때는 높은 온도에서의 증착이 더 빠른 증착속도를 나타내었지만, Ge의 함량이 30% 되었을 때는 온도에 관계없이 일정한 것으로 나타났다. XRD 분석을 한 결과 Peak의 위치가 순수한 Si과 순수한 Ge 사이에 존재하는 것으로 나타났으며, ge 함량이 많아짐에 따라 순수한 Ge쪽으로 옮겨가는 경향을 보였다. SEM, ASFM으로 증착한 다결정 SiGe의 morphology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2002.05a
• /
• pp.127-127
• /
• 2002