• 한국전기전자재료학회논문지
• /
• 제27권4호
• /
• pp.226-231
• /
• 2014

Thin thermistor films of solutions with nickel and manganese oxides were prepared by metal-organic decomposition (MOD). The structural properties of the thin films were investigated as a function of annealing temperature. Field emission scanning electron microscope (FE-SEM) results indicated that the thin films had a thin thickness, smooth and dense surface. The crystallization temperature of $414.9^{\circ}C$ was confirmed from thermogavimetric-differential thermal analysis (TG-DTA) curve. A single phase of cubic spinel structure was obtained for the thin film annealed from $700^{\circ}C$ to $800^{\circ}C$, which was confirmed from the X-ray diffraction (XRD). From the selected area electron diffraction (SAED) in high resolution transmission electron microscope (HRTEM), the nano grains (2~3 nm) of spinel phase with (311) and (222) planes were detected for the thin film annealed at $500^{\circ}C$, which could be applicable to read-out integrated circuit (ROIC) substrate of the uncooled microbolometer with low processing temperature.

• 한국전기전자재료학회논문지
• /
• 제17권12호
• /
• pp.1356-1361
• /
• 2004

High temperature superconducting coated conductor has a structure of ///. The buffer layer consists of multi-layer, this study reports the deposition method and optimal deposition conditions of YSZ(Yttria-stabilized zirconia) layer which plays a important part in preventing the elements of substrate from diffusing into the superconducting layer. YSZ layer was deposited by DC reactive sputtering technique using water vapor for oxidizing deposited elements on substrate. To investigate optimal thickness of YSZ film, four YSZ/CeO$_2$/Ni samples with different YSZ thickness(130 nm, 260 nm, 390 nm, and 650 nm) were prepared. The SEM image showed that the surface of YSZ layer was getting to be rougher as YSZ layer was getting thicker and the growth mode of YSZ layer was columnar grain growth. After CeO$_2$ layer was deposited with the same thickness of 18.3 nm on each four samples, YBCO layer was deposited by PLD method with the thickness of 300 nm. The critical currents of four samples were 0, 6 A, 7.5 A, and 5 A respectively. This shows that as YSZ layer is getting thicker, YSZ layer plays a good role as a diffusion barrier but the surface of YSZ layer is getting rougher.

• 마이크로전자및패키징학회지
• /
• 제12권2호
• /
• pp.149-154
• /
• 2005

궁극적으로 게이트를 저저항 복합 실리사이드로 대체하는 가능성을 확인하기 위해 70 nm 두께의 폴리실리콘 위에 각 20nm의 Ni, Co를 열증착기로 적층순서를 달리하여 poly/Ni/Co, poly/Co/Ni구조를 만들었다. 쾌속열처리기를 이용하여 실리사이드화 열처리를 40초간 $700{\~}1100^{\circ}C$ 범위에서 실시하였다. 복합 실리사이드의 온도별 전기저항변화, 두께변화, 표면조도변화를 각각 사점전기저항측정기와 광발산주사전자현미경, 주사탐침현미경으로 확인하였다. 적층순서와 관계없이 폴리실리콘으로부터 제조된 복합실리사이드는 $800^{\circ}C$ 이상부터 급격한 고저항을 보이고, 두께도 급격히 얇아졌다. 두께의 감소는 기존의 단결정에서는 없던 현상으로 폴리실리콘의 두께가 한정된 경우 금속성분의 inversion 현상이 커서 폴리실리콘이 오히려 실리사이드 상부에 위치하여 제거되기 때문이라고 생각되었고 $1000^{\circ}C$ 이상에서는 실리사이드가 형성되지 못하였다. 이러한 결과는 나노급 두께의 게이트를 저저항 실리사이드로 만 들기 위해서는 inversion과 두께감소를 고려하여야 함을 의미하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.77-77
• /
• 2010

그래핀(Graphene)은 한 겹(layer)의 2차원 판상 구조에 탄소원자들이 육각형의 기본 형태로 배열되어 있는 나노재료로서, 우수한 역학적 강도와 화학적, 열적 안정성 및 흥미로운 전기 전자적 성질을 가지고 있는 것으로 알려져 있다. 최근, 이러한 특징적이고도 우수한 물성으로 인하여 기초물성 연구에서부터 차세대 응용까지 고려한 각종 연구들이 활발하게 진행되고 있다. 일반적으로 그래핀을 얻는 방법에는 물리 화학적 박리, 열화학증기증착법(TCVD), 탄화규소의 흑연화, 흑연산화물의 환원 등의 방법들이 알려져 있다. 그 중 TCVD법이 두께의 균일성이 높은 그래핀을 합성하는데 가장 적절한 것으로 알려져 있다. 그러나 TCVD법은 탄소를 포함하는 원료가스를 분해하기 위하여 고온의 공정을 필요로 하게 되지만, 향후 산업적 응용을 고려한다면 대면적 그래핀의 저온합성법 개발은 풀어야 할 시급한 과제로 인식되고 있다. 현재는 메탄을 원료가스로 사용하여 $900^{\circ}C$ 이상에서 그래핀을 합성하는 추세이고, 최근 아세틸렌등의 활성원료가스를 이용하여 $900^{\circ}C$ 이하에서 저온 합성한 연구결과들도 속속 보고되고 있다. 본 연구에서는 고주파 플라즈마를 이용하여 비교적 저온에서 탄소원료가스를 효율적으로 분해하고, 확산플라즈마 영역에 TCVD 챔버를 결합한 하이브리드 화학증기증착법을 이용하여 그래핀의 저온합성을 도모하였다. 원료가스로는 메탄을 사용하였고, 기판으로는 전자빔증착법으로 증착한 니켈 박막 및 구리포일을 사용하였다. 실험결과, 그래핀은 $600^{\circ}C$ 부근의 저온에서도 수 층으로 이루어진 그래핀이 합성된 것을 확인하였다. 합성한 그래핀은 분석의 용이함 및 향후 다양한 응용을 위하여 실리콘산화막 및 투명고분자 기판 위에 전사(transfer)하였다. 합성된 그래핀의 구조평가를 위해서는 광학현미경과 Raman분광기를 주로 사용하였으며, 원자힘현미경(AFM), 주사전자현미경(SEM), 투과전자현미경(TEM) 등도 이용하였다.

• 전기화학회지
• /
• 제22권2호
• /
• pp.60-68
• /
• 2019

이차 전지의 고전압 구동은 기존 셀 구조의 변화 없이도 고용량을 구현할 수 있는 유용한 접근 방법 중에 하나이나, 전극 표면에서의 극심한 부반응과 전극 활물질의 구조 붕괴 등과 같은 문제를 야기하게 된다. 본 연구에서는 니켈-망간-코발트 삼성분계(NCM) 활물질을 도입한 양극의 고전압 구동을 위해 원자층 증착법 (Atomic Layer Deposition, ALD)을 통해 전극판 표면에 $Al_2O_3$와 ZnO층으로 구성된 코팅 층을 형성하였다. 기존 ALD법으로 제조되는 박막에 비해 유사한 조건에서도 두꺼운 Al-doped ZnO (AZO)층을 최초로 형성하였고, 코팅된 AZO층의 두께를 달리한 NCM 기반의 양극판을 제조하였다. ALD 코팅된 양극이 도입된 코인셀을 제조하여 두껍게 형성된 코팅 층의 두께에 따른 고전압에서 충방전 거동을 확인하였다.

• 대한금속재료학회지
• /
• 제47권10호
• /
• pp.675-680
• /
• 2009

Effects of $85^{\circ}C/85%$ Temperature/Humidity (T/H) treatment conditions on the peel strength of an electroless-plated Ni/polyimide system were investigated from a $180^{\circ}$ peel test. Peel strength between electroless-plated Ni and polyimide monotonically decreased from $37.4{\pm}5.6g/mm$ to $22.0{\pm}2.7g/mm$ for variation of T/H treatment time from 0 to 1000 hrs. The interfacial bonding mechanism between Ni and polyimide appears to be closely related to Ni-O bonding at the Ni/polyimide interface. The decrease in peel strength due to T/H treatment appears to be related to polyimide degradation due to moisture penetration through the interface and the bulk polyimide itself.

• 대한금속재료학회지
• /
• 제49권4호
• /
• pp.321-328
• /
• 2011

The 30 nm-thick Ni layers was deposited on a flexible polyimide substrate with an e-beam evaporation. Subsequently, we deposited a Si layer using a catalytic CVD (Cat-CVD) in a hydride amorphous silicon (${\alpha}$-Si:H) process of $T_{s}=180^{\circ}C$ with varying thicknesses of 55, 75, 145, and 220 nm. The sheet resistance, phase, degree of the crystallization, microstructure, composition, and surface roughness were measured by a four-point probe, HRXRD, micro-Raman spectroscopy, FE-SEM, TEM, AES, and SPM. We confirmed that our newly proposed Cat-CVD process simultaneously formed both NiSi and crystallized Si without additional annealing. The NiSi showed low sheet resistance of < $13{\Omega}$□, while carbon (C) diffused from the substrate led the resistance fluctuation with silicon deposition thickness. HRXRD and micro-Raman analysis also supported the existence of NiSi and crystallized (>66%) Si layers. TEM analysis showed uniform NiSi and silicon layers, and the thickness of the NiSi increased as Si deposition time increased. Based on the AES depth profiling, we confirmed that the carbon from the polyimide substrate diffused into the NiSi and Si layers during the Cat-CVD, which caused a pile-up of C at the interface. This carbon diffusion might lessen NiSi formation and increase the resistance of the NiSi.

• 한국재료학회지
• /
• 제10권9호
• /
• pp.601-606
• /
• 2000

Ni mono-silicide는 선폭이 0.15$\mu\textrm{m}$이하에서도 전기저항이 커지는 현상이 없고 Ni와 Si이 1:1로 반응하기 때문에 얇은 실리사이드의 제조가 가능하고 도펀트의 재분포 현상을 감소시킬수 있다. 따라서 0.15$\mu\textrm{m}$급 이하 디바이스에 사용이 기대되는 NiSi의 제조를 위한 Ni 박막의 증착조건 확보와 열처리 조건에 따른 NiSi의 기초 물성조사를 수행하였다. Ni mono-silicide는 sputter의 물리적 증착방법으로 Ni 박박을 증착후 관상로를 상용하여 $150~1000^{\circ}C$ 온도 범위에서 제조하였다. 그후 SPM을 이용하여 각 시편의 표면조도를 측정하였고, 미세구조와 성분분석은 EDS가 장착된 TEM을 사용하여 측정하였다. 각 열처리 온도별 생성상의 전기적 성질은 4 point probe로 측정하였다. 본 연구의 결과, SPM은 비파괴 방법으로 NiSi가 NiSi$_2$로 변태되었는지 확인할 수 있는 효과적인 공정모니터링 방법임을 확인하였고, $800^{\circ}C$이상 공온 열처리에 잔류 Ni의 산화방지를 의해 산소분압의 제어가 $Po_2$=1.5$\pm$10(sup)-11색 이하가 되어야 함을 알 수 있었으며, 전지적 특성실험으로부터 본 연구에서 제조된 박막의 NiSi$\longrightarrow$NiSi$_2$ 상태변온도는 $700^{\circ}C$라고 판단되었다.

• 한국광학회지
• /
• 제23권1호
• /
• pp.12-16
• /
• 2012

본 논문에서는 연성 광 인쇄회로기판(printed circuit board, PCB) 개발을 위한 핵심 부품인 연성 광도파로를 자외선 임프린트(ultra violet imprint, UV-imprint) 공정에 의해 제작하고 도파손실, 굴곡손실, 반사손실 및 반복굴곡에 대한 내구성을 측정하였다. 먼저, 초정밀 기계가공에 의해 광도파로 패턴과 $45^{\circ}$ 미러 구조를 포함하는 니켈 마스터를 제작 후 폴리디메틸실록산(polydimethylsiloxane, PDMS)를 이용하여 탄성체 몰드를 역상 복제 하였다. 역상 복제된 PDMS 몰드를 이용해 UV-imprint 공정에 의한 광도파로의 코어패턴과 $45^{\circ}$ 미러면을 동시 형성하여, $45^{\circ}$ 미러가 내장된 광도파로를 제작하였다. 또한, 광도파로의 끝단을 통상적 방법인 V-sawing 공정으로 $45^{\circ}$ 미러 구조를 가공하여 미러 내장형 광도파로와 미러 특성을 비교하였다. 제작된 연성 광도파로는 단위 길이당 0.035 dB/cm의 도파손실을 나타내었으며, 반경 1 mm의 $180^{\circ}$ 굴곡 조건에서 0.77 dB의 굴곡손실을 나타내었다. 또한, 굴곡각도 $135^{\circ}$, 굴곡반경 2.5 mm의 반복굴곡 실험에서 10 만회 이상의 반복굴곡에 대한 우수한 내구성을 확인하였다. 내장된 $45^{\circ}$ 미러의 반사효율을 향상시키기 위해 미러면에 Ni-Au 이중 박막을 증착하여 2.18 dB의 반사손실을 가진 미러내장형 연성 광도파로를 제작하였다.

• 대한환경공학회지
• /
• 제35권7호
• /
• pp.464-471
• /
• 2013

본 연구에서는 LCA 기법으로 태양광 시스템 생산 시 소비되는 원료, 부원료, 에너지 등의 물질수지 자료를 분석하여 금속자원의 자원효율성 산정 및 필요금속자원량을 예측하였다. 태양광 시스템 생산 시 투입되는 금속자원의 자원효율성 분석결과 철 비철금속은 4가지 기술(SC-Si, MC-Si, CI(G)S, CdTe)에 대해 동일하게 납, 주석 순으로, 희유금속은 결정질 실리콘 시스템의 경우 갈륨, 레늄 순으로, 박막형 시스템의 경우 레늄, 로듐 순으로, 희토류는 4가지 기술에 대해 동일하게 가돌리늄, 사마리움 순으로 자원효율성이 높은 것으로 나타났다. 2030년까지 우리나라의 태양광 시스템의 증설에 필요한 금속자원량을 예측한 결과 자원순환에 의한 자체 수급량을 제외하고 알루미늄 2,545,670 ton, 구리 22,044 ton, 니켈 31 ton, 주석 1,695 ton 및 아연 92,069 ton이 필요한 것으로 나타났다.