• Title/Summary/Keyword: 논리 언어 컴파일러

Search Result 5, Processing Time 0.017 seconds

An Efficient Execution of Non-Horn Logic Programs (비혼 논리 프로그램의 효율적 수행)

  • Shin, Dong-Ha;Baek, Ynn-Cheol
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.9 no.4
    • /
    • pp.816-823
    • /
    • 2005
  • Non-Horn logic programs are extended from Horn logic programs to the level of 1st order predicate logic. Even though they are more expressive than Horn logic programs, They are not practically used because we do not have efficient implementations. Currently to execute non-Horn logic programs, we translate them to equivalent Horn logic programs using the proof procedure InH-Prolog and compile the Horn logic programs to WAM(Warren Abstract Machine) instructions. In this paper, we propose EWAM(Extended Warren Machine) that executes non-Horn logic programs more efficiently and a compilation scheme that compiles non-Horn logic programs to the EWAM instruction. We implement an EWAM emulator and a compiler and measured the performance of the EWAM emulator and the compiler and found that they are very efficient.

Development of an Software Programmable Logic Control Compiler based on SPC-10 (SPC-10기반 소프트웨어 PLC 컴파일러 개발)

  • Cho Young Im
    • Proceedings of the Korean Institute of Intelligent Systems Conference
    • /
    • 2005.04a
    • /
    • pp.206-209
    • /
    • 2005
  • 본 논문에서는 국내에서 상용화되고 있는 삼성전자의 SPC-10의 IEC1131-3 표준 언어(LD, SFC, FBD, ST)가 상호 호환성을 갖도록 목적 언어인 IL로 변환하여 컴파일 될 수 있는 IL 컴파일러를 개발하고자 한다. 개발하려는 IL 컴파일러는 IL언어의 활용성을 매우 높여주며, 실제네트워크 디바이스에 다운로드 하여 사용할 수 있는 IL 언어를 생성하고 실행시키는 점이 특징이다. 이 시스템은 SPC-10에서 많이 사용되는 언어를 패턴인식에 의해 클러스터링하여 자동적으로 IL 언어로 변환이 되며, 컴파일에 의해 PLC 프로그램의 동작이 가능하다. 이 시스템에서는 또한 사용자가 발생할 수 있는 문법오류는 물론 논리오류를 지능적 에이전트에 의해 검색하여 수정함으로써 최적화된 환경에서 PC 기반 제어가 가능하도록 해준다.

  • PDF

The Implementation of C Cross-Compiler for ES-C2340 DSP2 by Using the GNU Compiler (GNU 컴파일러를 이용한 ES-C2340 DSP2용 C 교차 컴파일러의 개발)

  • Lee, Si-Yeong;Gwon, Yuk-Chun;Yu, Ha-Yeong;Han, Gi-Cheon;Kim, Seung-Ho
    • The Transactions of the Korea Information Processing Society
    • /
    • v.4 no.1
    • /
    • pp.255-269
    • /
    • 1997
  • In this paper, we describe the implementation of C cross-compiler for the ES-C2340 DSP2 processor by using the GNU compiler. For the rapid and efficient developing of the compiler and other parts like the processor-dependent back -end which is implemented newly to build the compiler. This approach has several advantages. First, as we use GNU compiler's well-proved excellent optimization method and multi-language support capability, we can improve he efficiency and generality of the compiler. Second, as we concentrate on the high-level language as logic approving tool in processor developing process. And to support the cross-compiler, we also implement a text-level pre-linker.

  • PDF

Flat Indexing: A Compilation Technique to Enhance the Parallelism of Logic Programs (논리 프로그램의 병렬도 개선을 위한 플랫 인덱싱 기법)

  • Kim, Hie-Cheol;Lee, Yong-Doo
    • The Transactions of the Korea Information Processing Society
    • /
    • v.5 no.7
    • /
    • pp.1908-1922
    • /
    • 1998
  • 본 논문은 논리언어 프로그램의 효율적인 클로즈(Clause) 인덱싱을 위한 컴파일 기법에 대한 체계적인 접근방법을 제시한다. 본 접근방법의 핵심으로서 노드당 평균 병렬도와 클로즈 수행시도(clause trial) 횟수를 정확하게 나타낼 수 있는 기법으로서 인덱싱트리(Indexign Tree)를 제안한다. 인덱싱트리는 인덱싱 수행 시에 인덱싱을 위한 지시어(Instruction)의 수행 결과로 프로그램으 컨트롤이 실패처리코드로 이동하는 경우도 정량적으로 나타내 준다. 인덱싱트리를 사용하여 논리 프로그램을 위한 대표적인 가상머신인 WAM(Warren Abstract Machine)을 분석한 결과, WAM에서 사용하는 인덱싱 기법이 논리 프로그램의 병렬 처리에 있어 탐색트리의 병렬도를 감소시키며, 또한 스케쥴링의 효율성을 저하시키는 결점을 내포하고 있음을 발견할 수 있었다. 이러한 결점을 해결하기 위하여 본 논문은 플랫 인덱싱이라는 새로운 인덱싱 기법을 제안하고 이것을 실제 논리언어 컴파일러에 구현하여 측정한 향상 및 분석 결과를 보여준다.

  • PDF

A Study on Design of a High Level Hardware Description Language (고급 하드웨어 기술 언어 설계에 관한 연구)

  • 김태헌;이강환;정주홍;안치득
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.18 no.5
    • /
    • pp.619-633
    • /
    • 1993
  • A new High level hardware Description Language, ASPHODEL(Algorithm Synthesis Pascal Hardware for Optimal Design and Efficient Language), and its algorithm compiler for high level synthesis are described in this paper. The new HDL, appropriated to the description of algorithmic level and lower, models VLSI circuits as an abstracted block which is consisted of input/output ports and hierachical processors to control VLSI complexities with efficiency. Also, in order to improve the descriptive power, popular Pascal programming language is modified to build ASPHODEL syntax rules. ASPHODEL algorithm compiler generates an intermediate form through lexical and syntax analysis from ASPHODEL source codes. To show the validation of presented language and its compiler, those are applied to practical design examples.

  • PDF